JPH04150613A - Ｇｔｏのゲート駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的〕 （産業上の利用分野） 本発明はＧＴＯをオン、オフ制御するためのＧＴＯのゲ
ート駆動回路に関する。

（従来の技術） 第３図は従来のＧＴＯのゲート駆動回路の一例を示すも
のである。１はＧＴＯｌｌｏはＧＴＯ１のゲートに所定
のオンゲート電流とオフゲート電流を供給するＧＴＯゲ
ート駆動回路、２０はＧＴＯゲート駆動回路１０出力の
オンゲート電流とオフゲート電流の発生タイミングを制
御するためのオンゲート信号とオフゲート信号を発生す
るゲート制御信号発生回路、３１．３２はゲート制御信
号発生回路２０よりＧＴＯゲート駆動回路１０に与えら
れるオンゲート信号とオフゲート信号のインプットバッ
ファ、４１．４２は、所定タイミングでオン、オフする
トランジスタ５１ａ　、　５１ｂは、それぞれオンゲー
ト電流　オフゲート電流をＧＴＯｌに供給するためのゲ
ート駆動電源、６１．６２は平滑コンデンサ、７１はオ
ンゲート電流制限抵抗、８１は負バイアス電流を制限す
るだめの抵抗、９１はＧＴＯ１のｄｖ／ｄｔ耐量を向上
させるための抵抗である。

第４図は、ＧＴＯゲート駆動回路１０の動作を説明する
ための図であり、（４ａ）はゲート制御信号発生回路２
０より出力されるオンゲート信号、（４ｂ〉は前記ゲー
ト制御信号発生回路２０より出力されるオフゲート信号
、（４ｃ）はＧＴＯゲート駆動回路１０の出力電流１６
、（４ｄ）は、ＧＴＯゲート駆動回路１０の出力電圧Ｖ
。Ｋの波形の一例を示すものである。

次に第３図と第４図を用いて従来のＧＴＯゲート駆動回
路１０の動作を説明する。第３図においてゲート制御信
号発生回路２０から（４ａ）に示すオンゲート信号が所
定の周期でインプットバッファ３１に伝送されてくると
、インプットバッファ３１より、トランジスタ４１にベ
ース電流が流れトランジスタ４１が導通し、コンデンサ
６１．オンゲート電流制限抵抗７１、ＧＴＯのゲートか
ら成るループに、オンゲート電流が流れる。

次に、ゲート制御信号発生回路２０から（４ｂ）に示す
オフゲート信号が所定の周期でインプットバッファ３２
に伝送されてくると、インプットバッファ３２よりトラ
ンジスタ４２にベース電流が流れトランジスタ４２が導
通し、コンデンサ８２、ＧＴＯｌのゲートから成るルー
プに、オフゲート電流が流れる。

又、オフゲート電流が流れた後、期間■においてＧＴＯ
ｌのゲートカソード間に、第４図に示す負バイアス電圧
ＶＢか印加し、ＧＴＯ１の誤点弧を防止している。

負バイアス電圧ＶＢを印加する理由は、ＧＴＯはゲート
、カソード間に大きな逆電流を流し、ターンオフさせる
為短絡エミッタ構造が採用されていない。従ってＧＴＯ
の一般的特性としてＧＴＯのゲートに負バイアスか印加
されていない状態や、高インピーダンス状態ではピーク
繰り返しオフ電圧や臨界オフ電圧上昇率（ｄｖ／ｄｔ　
）耐量が低下する。

この為ＧＴＯが動作してない期間■もゲート・カソード
間に負バイアスを印加し、前述の耐量低下を防止してい
るものである。

第５図にゲートカソード間の抵抗と、ピーク繰り返しオ
フ電圧や臨界オフ電圧上昇率（ｄｖ／ｄｔ　）耐量との
概念的な関係を示す。

次に第６図に、−船釣な単相ＧＴＯインバータ回路（以
下単にＧＴＯインバータと略す）の−例を示す。１〜４
はＧＴｏ、５〜８はダイオード、１０１は直流電源、１
０２は直流コンデンサ、１［１３は負荷である。第６図
のＧＴＯインバータの動作は公知であり説明を省略する
。

（発明が解決しようとする課題） 従来のＧＴＯのゲート駆動回路１０を用いた装置では以
下に説明する問題かあった。

例えば、第６図のＧＴＯインバータが運転中に、ゲート
駆動電源５１ａ〜５１ｂに電力供給している図示しない
上位の電源（以下上位ゲート電源と略す）が停電すると
、ゲート駆動電源電圧はゼロとなり、ＧＴＯにゲート電
流が供給できなくなるので、従来より上位ゲート電源の
低下時は、ＧＴＯインバータを停止するようにしている
。この時、ＧＴＯインバータを停止しても直流コンデン
サ１０２にはＥｄの電圧がＧＴＯに印加されることにな
る。

方上位ゲート電源が停電した場合は、前述の理由により
ＧＴＯのゲートには負バイアス電圧か印加されないので
、第５図に示すように、ＧＴＯの直流耐圧は接続されて
いるゲートカソード間抵抗９１で決まる値（例えば抵抗
９１が５０Ωとすると、値）に低下してしまう。

尚、従来抵抗９１は、下記に示す理由により小さくとも
３０〜１００Ω程度に選定されてきた（１）負バイアス
電圧は、抵抗８１と抵抗９１との分圧比で決まるので抵
抗９１が小さすぎると、ゲート駆動電源か正常時、所定
の負バイアス電圧か確保てきない。

（２）抵抗８１を小さくすればする程、抵抗９１を小さ
くできるが抵抗損失が増大し、その結果、駆動電源容量
も増大し、非現実的になる。

そこで従来のＧＴＯインバータではＧＴＯゲート駆動電
源か喪失した場合を想定し、直流耐圧の高いＧＴＯを用
いるか、ＧＴＯ素子の直列数を増加させる等の設計上の
対策をしてきた。

しかし、これらの対策には、装置の外形か増大すると共
に、装置のコストも上昇し経済的でない。

本発明は、このような問題を解決するためになされたも
ので、ゲート駆動電源が喪失しても、ＧＴｏの直流耐圧
を確保できるＧＴＯのゲート駆動回路を提供することを
目的とする。

［発明の構成］ （課題を解決するための手段） 前記目的を達成するために本発明は、ＧＴＯをオン　オ
フするためのゲート駆動回路において、ゲート駆動電源
の低下を検出する手段及び、該検出手段が動作した際、
ＧＴＯのゲートカソード間を短絡するスイッチを具備し
たことを特徴とするものである。

（作　用） 前記手段を具備することにより、ゲート駆動回路におい
てゲート駆動電源の喪失が発生するとゲート駆動電源の
低下検出手段が動作し、その結果、ＧＴＯのゲート　カ
ソード間が前記スイッチにより短絡され、ＧＴＯのゲー
トカソード間抵抗がゼロになるので直流耐圧が向上する
。

（実施例） 以下本発明の一実施例を第１図及び第５図を参照して説
明する。

第１図において、第３図と同一符号を付した部分の名称
とその動作機能は同一であり、説明を省略する。第１図
において１００は補助リレーである。

第１図において例えば、ＧＴＯゲート駆動回路ｌＯのゲ
ート駆動電源５２ａの電源の喪失か発生すると、補助リ
レーＩＤＯは所定しきい値より低下した時点でドロップ
アウトし補助リレー１００のＢ接点により、ＧＴＯ１の
ゲート　カソード間か短絡され、ＧＴＯｌのゲート　カ
ソード間の抵抗はゼロになる。従って、第５図からＧＴ
Ｏｌは負バイアス電圧が正常な場合と同等の直流耐圧が
確保できる。　第２図は本発明の他の実施例を示すブロ
ック図で、第１図との違いは、補助リレーの代わりに電
圧低下検出回路１２０と半導体スイッチ１２１を用いた
点である。半導体スイッチ１２１は電圧低下検出回路１
２０か、電圧低下を検出するとＧＴＯ１のゲート、カソ
ード間を短絡するよう動作するものとする。

第２図において、第１図と同一符号を付した部分の名称
とその動作機能は同一であり、説明を省略する。

［発明の効果］ 本発明によれば、ゲート駆動電源の喪失が発生しても、
簡単な手段でＧＴＯの直流耐圧の確保を行うことができ
るので、従来のゲート駆動回路を使用する場合に比へ、
電圧定格の低いＧＴＯを使用することが可能となり、ま
たＧＴＯの直列数を増やす必要がなくなり、装置の小形
化、低コスト化に寄与する。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
本発明の他の実施例を示すブロック図、第３図は従来の
ＧＴＯゲート駆動回路のブロック図、第４図はＧＴＯゲ
ート駆動回路を説明する為の波形図、第５図はＧＴＯの
直流耐圧とゲート。 カソード間抵抗の特性図、第６図は従来技術の問題点を
説明する為の一般的な単相ＧＴＯインバータ回路図であ
る。 １〜４・・・ＧＴＯ５〜８・・・ダイオード１０・・・
ＧＴＯゲート駆動回路 ２０・・・ゲート制御信号発生回路 ３１３２・・・インプットバッファ ４１、４２・・・トランジスタ ５１ａ　　５１ｂ・・・ゲート駆動電源６１、８２・・
・コンデンサ ７１・・・オンゲート電流制限抵抗 ８１・・抵抗 ９１・・・ゲート　カソード間抵抗 １００・・・補助リレー　　１０１・・直流電源１０２
・・・直流コンデンサ １０３・・・負荷　　　　　１２０・・電圧低下検出回
路１２１・・・半導体スイッチ

Claims (1)

【特許請求の範囲】
1. ＧＴＯを、オン、オフ制御するためゲート駆動回路にお
   いて、ゲート駆動電源の低下を検出する手段及び、該検
   出手段が動作した際、ＧＴＯのゲート、カソード間を短
   絡する手段を具備したことを特徴とするＧＴＯのゲート
   駆動回路。