JPS593113B2 - 自己消弧形半導体素子の保護回路 - Google Patents
自己消弧形半導体素子の保護回路Info
- Publication number
- JPS593113B2 JPS593113B2 JP51104277A JP10427776A JPS593113B2 JP S593113 B2 JPS593113 B2 JP S593113B2 JP 51104277 A JP51104277 A JP 51104277A JP 10427776 A JP10427776 A JP 10427776A JP S593113 B2 JPS593113 B2 JP S593113B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gate
- self
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Thyristor Switches And Gates (AREA)
- Protection Of Static Devices (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
この発明は、電気回路のスイッチング素子として自己消
弧形半導体素子（ゲートターンオフサイリスタと呼ばれ
、以下ＧＴＯと記す）を使用する 。
弧形半導体素子（ゲートターンオフサイリスタと呼ばれ
、以下ＧＴＯと記す）を使用する 。
場合の保護に関するものである。ＧＴＯはゲートＧとカ
ソードに間に所定の負のゲート信号を与えればターンオ
フ特性を回復するから、インバータ回路やチョッパ回路
等のスイッチング素子として使用すれば強制転流回路が
省略でき、装置の小形化、低コスト化が容易に達成でき
るメリットがある。
ソードに間に所定の負のゲート信号を与えればターンオ
フ特性を回復するから、インバータ回路やチョッパ回路
等のスイッチング素子として使用すれば強制転流回路が
省略でき、装置の小形化、低コスト化が容易に達成でき
るメリットがある。
しかしＧＴＯ素子の欠点としては順方向電圧変化ｄｖ／
ｄｔ耐量が一般のサイリスタに比較して弱くＧＴＯを応
用する場合の大きな問題点となつている。
ｄｔ耐量が一般のサイリスタに比較して弱くＧＴＯを応
用する場合の大きな問題点となつている。
５ＧＴ０のｄｖ／ ｄｔ耐量を増加させる手段としては
、ゲートターンオフ直後のｄｖ／ ｄｔ耐量より定常順
電圧印加時のｄｖ／ｄｔ耐量が低い点より、ゲートター
ンオフ直後と同様に負のゲート信号を印加すれば定常順
電圧印加時のｄｖ／ ｄｔ耐量も増加でき１０ることが
実験的に確認されている。
、ゲートターンオフ直後のｄｖ／ ｄｔ耐量より定常順
電圧印加時のｄｖ／ｄｔ耐量が低い点より、ゲートター
ンオフ直後と同様に負のゲート信号を印加すれば定常順
電圧印加時のｄｖ／ ｄｔ耐量も増加でき１０ることが
実験的に確認されている。
ただＧＴ０の消弧している期間全てに負のゲート信号を
印加するのではゲート回路の損失が非常に大きくなり回
路構成も大変複雑となる。従つて本発明の目的は、回路
構成の簡単な保護１５回路で前述のＧＴＯの欠点である
ｄｖ／ ｄｔ耐量を増加させるとともに、ＧＴ０（１）
ｄｖ／ ｄｔ耐量が問題となる期間のみ負のゲート信号
を印加してゲート回路の損失を減少させる自己消弧形半
導体素子の保護回路を提供するにある。
印加するのではゲート回路の損失が非常に大きくなり回
路構成も大変複雑となる。従つて本発明の目的は、回路
構成の簡単な保護１５回路で前述のＧＴＯの欠点である
ｄｖ／ ｄｔ耐量を増加させるとともに、ＧＴ０（１）
ｄｖ／ ｄｔ耐量が問題となる期間のみ負のゲート信号
を印加してゲート回路の損失を減少させる自己消弧形半
導体素子の保護回路を提供するにある。
’０ 以下本発明の一実施例を示す第１図及びその動作
波形を示す第２図を参照して本発明を説明する。
波形を示す第２図を参照して本発明を説明する。
第１図において１０はＧＴＯ） １１はコンデンサ１１
１と抵抗器１１２とから成るスナバー回路で、この回路
はＧＴＯに印加される電圧の変化をフ５ 検出する検出
回路である。１２はスナバー回路１１に流れる電流を検
出する電流検出器でたとえば変流器を用いる。
１と抵抗器１１２とから成るスナバー回路で、この回路
はＧＴＯに印加される電圧の変化をフ５ 検出する検出
回路である。１２はスナバー回路１１に流れる電流を検
出する電流検出器でたとえば変流器を用いる。
１３はＧＴＯＩＯを消弧するためのゲート回路を示す。
尚、第１図には図示していないが、ＧＴＯＩＯ■０ の
ゲートＧには、このＧＴＯＩＯを導通或は非導通にする
本来のゲート回路が、前述したゲート回路１３と並列に
接続されている。
ゲートＧには、このＧＴＯＩＯを導通或は非導通にする
本来のゲート回路が、前述したゲート回路１３と並列に
接続されている。
この本来のゲート回路は、ＧＴＯＩＯを導通させるため
には、ゲートＧからカソードにへ流れるパルス電流を、
又■５ＧＴＯＩＯを非導通とするためには、反対にカソ
ードにからゲートＧ−電流れるパルス電流を供給する回
路である。ククー 第１図のＧＴＯｌＯのアノードＡとカソードＫの間の電
圧変化ＥＡ−Ｋを第２図ａに示す。
には、ゲートＧからカソードにへ流れるパルス電流を、
又■５ＧＴＯＩＯを非導通とするためには、反対にカソ
ードにからゲートＧ−電流れるパルス電流を供給する回
路である。ククー 第１図のＧＴＯｌＯのアノードＡとカソードＫの間の電
圧変化ＥＡ−Ｋを第２図ａに示す。
第２図ａのｔ１〜Ｔ２の期間はＧＴＯの消弧すべき期間
でＴ２〜Ｔ３の期間はＧＴＯの導通すべき期間である。
第２図ｂはａの電圧変化に従つてスナバ一回路１１に流
れる電流１１を示し、第２図ｃはこの時にＧＴＯｌＯの
カソードＫとゲートＧの間に流れる電流１２を示す。尚
ゲート回路１３は特に第１図のような回路に限定するも
のではなく電流１１の変化を検出して出力された信号に
よりＧＴＯｌＯのカソードＫとゲートＧの間に逆バイア
スをかけるような回路であればよい。例えば第１図の実
施例に示される如く抵抗器Ｒ、ツエナーダイオードＺＤ
及びダイオードＤから成る回路を用いれば第２図ｃのよ
うな電流１２が流れる。第２図ａにおいて時刻Ｔ４より
の変化を一例として説明すると、時刻Ｔ４でＧＴＯｌＯ
のアノードＡとカソードＫ間の電圧が急減するとスナバ
一回路１１の電流１１は負の方向に流れこの信号により
ゲート回路１３の電流１２は負の方向に流れようとする
。
でＴ２〜Ｔ３の期間はＧＴＯの導通すべき期間である。
第２図ｂはａの電圧変化に従つてスナバ一回路１１に流
れる電流１１を示し、第２図ｃはこの時にＧＴＯｌＯの
カソードＫとゲートＧの間に流れる電流１２を示す。尚
ゲート回路１３は特に第１図のような回路に限定するも
のではなく電流１１の変化を検出して出力された信号に
よりＧＴＯｌＯのカソードＫとゲートＧの間に逆バイア
スをかけるような回路であればよい。例えば第１図の実
施例に示される如く抵抗器Ｒ、ツエナーダイオードＺＤ
及びダイオードＤから成る回路を用いれば第２図ｃのよ
うな電流１２が流れる。第２図ａにおいて時刻Ｔ４より
の変化を一例として説明すると、時刻Ｔ４でＧＴＯｌＯ
のアノードＡとカソードＫ間の電圧が急減するとスナバ
一回路１１の電流１１は負の方向に流れこの信号により
ゲート回路１３の電流１２は負の方向に流れようとする
。
しかしこの時はツエナーダイオードＺＤ及びダイオード
Ｄの特性によりゲートＧとカソードＫの間にバイアスは
かからない。この後アノードＡとカソードＫの間の電圧
が増加してくるとき、電流１１は正方向に流れ、この信
号により電流１２は抵抗器Ｒとツエナーダイ泪一ドＺＤ
で決まる電圧により逆バイアスするように流れる。この
ようにアノードＡとカソードＫの間の電圧が増加する時
に、ゲート回路１３によりゲートＧとカソードＫの間に
逆バイアスがかかるためＧＴＯｌＯのＤｖ／Ｄｔ耐量を
高め、ＧＴＯｌＯを保護することが出来る。又ゲート回
路１３の電流１２は第２図ｃの如くＧＴＯｌＯのアノー
ドＡとカソードＫの間の電圧が増加した時だけ流れるた
め常時逆バイアスをかけておく方式に比べ損失が非常に
減少して各回路素子の容量を小さくすることができる。
上記実施例において、例えば第２図においてＧＴＯが非
導通となるべき時刻ｔ１から時刻Ｔ２の期間の途中で、
何等かの理由でＧＴＯのアノードＡとカソードＫの間の
電圧Ａ−Ｋが零になつたとすれば、この場合には逆バイ
アスすべき電流１２が流れないので不具合が生ずるよう
に考えられるが、しかし、ＧＴＯには順方向のＤｖ／Ｄ
ｔが印加されていないので問題はない。
Ｄの特性によりゲートＧとカソードＫの間にバイアスは
かからない。この後アノードＡとカソードＫの間の電圧
が増加してくるとき、電流１１は正方向に流れ、この信
号により電流１２は抵抗器Ｒとツエナーダイ泪一ドＺＤ
で決まる電圧により逆バイアスするように流れる。この
ようにアノードＡとカソードＫの間の電圧が増加する時
に、ゲート回路１３によりゲートＧとカソードＫの間に
逆バイアスがかかるためＧＴＯｌＯのＤｖ／Ｄｔ耐量を
高め、ＧＴＯｌＯを保護することが出来る。又ゲート回
路１３の電流１２は第２図ｃの如くＧＴＯｌＯのアノー
ドＡとカソードＫの間の電圧が増加した時だけ流れるた
め常時逆バイアスをかけておく方式に比べ損失が非常に
減少して各回路素子の容量を小さくすることができる。
上記実施例において、例えば第２図においてＧＴＯが非
導通となるべき時刻ｔ１から時刻Ｔ２の期間の途中で、
何等かの理由でＧＴＯのアノードＡとカソードＫの間の
電圧Ａ−Ｋが零になつたとすれば、この場合には逆バイ
アスすべき電流１２が流れないので不具合が生ずるよう
に考えられるが、しかし、ＧＴＯには順方向のＤｖ／Ｄ
ｔが印加されていないので問題はない。
そして上記期間中に再び順方向で電圧が立ち上がれば、
正常Ｇ動作でＤｖ／Ｄｔ耐量を高くできる。又、逆にＧ
ＴＯが導通している状態で何等かの理由で電圧ＥＡ−Ｋ
が順方向降下電圧より上昇した場合は、本来導通である
べき期間に上記の作用で逆バイアス信号が与えられ、Ｇ
ＴＯの動作に不具合を生ずるように考えられるが、上記
の逆バイアス電流を供給する回路は、ＧＴＯを非導通と
するパルス電流を供給するゲート回路とは全く別の意図
でその回路定数が選ばれるので問題ない。即ち、非導通
とするパルス電流は高いＤｉ／Ｄｔと、高い電流ピーク
値を持つたパルス電流であるのに対し、逆バイアス電流
はそれに比較して極めて低い電流でその目的を達成する
ことができるためである。第３図は本発明の他の実施例
を示す回路で第４図はその動作波形図である。
正常Ｇ動作でＤｖ／Ｄｔ耐量を高くできる。又、逆にＧ
ＴＯが導通している状態で何等かの理由で電圧ＥＡ−Ｋ
が順方向降下電圧より上昇した場合は、本来導通である
べき期間に上記の作用で逆バイアス信号が与えられ、Ｇ
ＴＯの動作に不具合を生ずるように考えられるが、上記
の逆バイアス電流を供給する回路は、ＧＴＯを非導通と
するパルス電流を供給するゲート回路とは全く別の意図
でその回路定数が選ばれるので問題ない。即ち、非導通
とするパルス電流は高いＤｉ／Ｄｔと、高い電流ピーク
値を持つたパルス電流であるのに対し、逆バイアス電流
はそれに比較して極めて低い電流でその目的を達成する
ことができるためである。第３図は本発明の他の実施例
を示す回路で第４図はその動作波形図である。
第３図において１３はゲート回路、２０はゲート回路１
３を制御する制御回路を示し、ゲート回路１３は前述第
１図と同様ゲートＧとカソードＫの間に所定のバイアス
をかけられるものとする。制御回路２０はＧＴＯｌＯが
消弧すべき期間である時に抵抗器１１２の出力信号に応
じてゲート回路１３に信号を与えるものである。第３図
ではスナバ一回路１１に流れる電流を検出するのにスナ
バ一回路自身の構成要素である抵抗器１１２を用いてい
るが、第３図と第１図と異る点は検出された、信号をそ
のままゲート回路１３の入力としないことだけで本質的
な保護方式の相違はない。第４図のＡ，ｂ，ｃは第２図
のＡ，ｂ，ｃと同様な電圧、電流を示す。第４図ｃのパ
ルス幅が第２図ｃに比べて長くなつているが、これは検
出器１１２により出力される信号の正負にわたつてゲー
ト回路１３により逆バイアスを印加するようにしたため
であり、振動性の強い電圧変動に対して有効である。第
５図Ａ，ｂ，ｃはＧＴＯに印加される電圧の変化を検出
する検出回路の変形例を示し、ａは電流を検出するため
にダイオード１４とフオトダイオード１５を用いた例、
ｂは抵抗器１１２と並列にダイオード１４を用いた例、
ｃはコンデンサ１１１だけた用いて電圧の変化を検出す
る例をそれぞれ示したものである。
３を制御する制御回路を示し、ゲート回路１３は前述第
１図と同様ゲートＧとカソードＫの間に所定のバイアス
をかけられるものとする。制御回路２０はＧＴＯｌＯが
消弧すべき期間である時に抵抗器１１２の出力信号に応
じてゲート回路１３に信号を与えるものである。第３図
ではスナバ一回路１１に流れる電流を検出するのにスナ
バ一回路自身の構成要素である抵抗器１１２を用いてい
るが、第３図と第１図と異る点は検出された、信号をそ
のままゲート回路１３の入力としないことだけで本質的
な保護方式の相違はない。第４図のＡ，ｂ，ｃは第２図
のＡ，ｂ，ｃと同様な電圧、電流を示す。第４図ｃのパ
ルス幅が第２図ｃに比べて長くなつているが、これは検
出器１１２により出力される信号の正負にわたつてゲー
ト回路１３により逆バイアスを印加するようにしたため
であり、振動性の強い電圧変動に対して有効である。第
５図Ａ，ｂ，ｃはＧＴＯに印加される電圧の変化を検出
する検出回路の変形例を示し、ａは電流を検出するため
にダイオード１４とフオトダイオード１５を用いた例、
ｂは抵抗器１１２と並列にダイオード１４を用いた例、
ｃはコンデンサ１１１だけた用いて電圧の変化を検出す
る例をそれぞれ示したものである。
以上説明のように本発明はＧＴＯのアノードＡとカソー
ドＫの間に印加される電圧変動に応じた電流をスナバ一
回路等の検出回路で検出し、この検出信号によりゲート
ＧとカソードＫの間に逆バイアスをかけるという簡単な
回路で、ＧＴＯのＤｖ／Ｄｔ耐量を高くして保護すると
共に、Ｄｖ／Ｄｔ耐量を必要とする時のみ逆バイアスを
かけるようにしたものでゲート回路の損失を大幅に減少
させることも出来る自己消弧形半導体素子の保護回路を
提供出来る。
ドＫの間に印加される電圧変動に応じた電流をスナバ一
回路等の検出回路で検出し、この検出信号によりゲート
ＧとカソードＫの間に逆バイアスをかけるという簡単な
回路で、ＧＴＯのＤｖ／Ｄｔ耐量を高くして保護すると
共に、Ｄｖ／Ｄｔ耐量を必要とする時のみ逆バイアスを
かけるようにしたものでゲート回路の損失を大幅に減少
させることも出来る自己消弧形半導体素子の保護回路を
提供出来る。
第１図は本発明の一実施例を示す回路図、第２図は第１
図の動作波形図、第３図は本発明の他の実施例を示す回
路図、第４図は第３図の動作波形図、第５図は本発明に
用いる検出回路の変形例を示す回路図である。 １０・・・・・・自己消弧形半導体素子、１１・・・・
・・スナバ一回路、１１１・・・・・・コンデンサ、１
１２・・・・・・抵抗器、１２・・・・・・電流検出器
、１３・・・・・・ゲート回路、１４・・・・・・ダイ
オード、１５・・・・・・フオトダイオード、２０・・
・・・・制御回路。
図の動作波形図、第３図は本発明の他の実施例を示す回
路図、第４図は第３図の動作波形図、第５図は本発明に
用いる検出回路の変形例を示す回路図である。 １０・・・・・・自己消弧形半導体素子、１１・・・・
・・スナバ一回路、１１１・・・・・・コンデンサ、１
１２・・・・・・抵抗器、１２・・・・・・電流検出器
、１３・・・・・・ゲート回路、１４・・・・・・ダイ
オード、１５・・・・・・フオトダイオード、２０・・
・・・・制御回路。
Claims (1)
- １ 自己消弧形半導体素子のアノード・カソード間の電
圧の変化を検出する検出回路と、この検出回路の出力信
号を入力信号として印加され、前記自己消弧形半導体素
子が消弧状態で且つ順電圧が印加されている期間におい
て、少なくとも前記順電圧が増大方向に変化している期
間前記自己消弧形半導体素子のゲートとカソード間に逆
バイアス電流を供給するゲート回路を具備してなる自己
消弧形半導体素子の保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51104277A JPS593113B2 (ja) | 1976-09-02 | 1976-09-02 | 自己消弧形半導体素子の保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51104277A JPS593113B2 (ja) | 1976-09-02 | 1976-09-02 | 自己消弧形半導体素子の保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5330264A JPS5330264A (en) | 1978-03-22 |
| JPS593113B2 true JPS593113B2 (ja) | 1984-01-23 |
Family
ID=14376421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51104277A Expired JPS593113B2 (ja) | 1976-09-02 | 1976-09-02 | 自己消弧形半導体素子の保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593113B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6224214U (ja) * | 1985-07-27 | 1987-02-14 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5554791A (en) * | 1978-10-18 | 1980-04-22 | Kankyo Kaihatsu Kk | Method and device for preventing gas leakage from already laid gas pipe |
-
1976
- 1976-09-02 JP JP51104277A patent/JPS593113B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6224214U (ja) * | 1985-07-27 | 1987-02-14 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5330264A (en) | 1978-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200878A (en) | Drive circuit for current sense igbt | |
| US4682278A (en) | Procedure and device for detecting the non-conducting state of turn-off thyristors | |
| JPH08103023A (ja) | 電圧クランプ回路 | |
| US4641231A (en) | Apparatus and method for failure testing of a control turn-off semiconductor | |
| JPH0437649B2 (ja) | ||
| US4275430A (en) | DV/DT Protection circuit device for gate turn-off thyristor | |
| EP3731413A1 (en) | Gate driver circuit and method for driving a gate of a field-effect transistor | |
| JPS593113B2 (ja) | 自己消弧形半導体素子の保護回路 | |
| US5235487A (en) | Inverter with overload current protection | |
| US4484257A (en) | Series-connected assembly of electronic switches | |
| US5440440A (en) | High current solid state AC relay with low EMI emission | |
| Knöll | High-current transistor choppers | |
| JP2709208B2 (ja) | 光サイリスタの電圧検出装置 | |
| JPH08116663A (ja) | スイッチングコンバータ用スナバ回路 | |
| JP3309039B2 (ja) | インバータ制御装置の過電流保護回路 | |
| JPH0918310A (ja) | 絶縁ゲート半導体素子の過電流保護回路 | |
| JPH0274149A (ja) | チョッパ装置 | |
| JP2841779B2 (ja) | 半導体遮断器 | |
| JP2021065047A (ja) | スイッチング回路 | |
| JPS6118414B2 (ja) | ||
| KR20000051703A (ko) | 역포화를 이용한 전력 모듈의 과전류 보호회로 | |
| JPS6016171A (ja) | ゲ−トタ−ンオフサイリスタの過電流保護回路 | |
| JPH0242247B2 (ja) | ||
| SU1700670A1 (ru) | Устройство дл защиты нагрузки от короткого замыкани и перегрузки | |
| JPH0847242A (ja) | 電圧形自励式変換器の事故検出回路 |