JPH04148444A - マイクロプロセッサシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセ・ンサシステムに関し、特にマ
イクロプロセッサシステムにより実現されるシステムの
機密保持に関する。

〔従来の技術〕

従来、マイクロプロセッサとマイクロプロセ・ンサ用の
プログラムを保持したＲＯＭとを有するマイクロプロセ
ッサシステムか広く実現されてきた。

〔発明が解決しようとする課題〕

上述した従来のマイクロプロセ・ンサシステムでは、Ｒ
ＯＭの内容を読み出してプログラムの内容を解析するこ
とにより、そのシステムを実現するためのノウハウや機
密事項が容易に知られてしまうという欠点があった。

またこの欠点を補うためにＲＯＭとマイクロプロセッサ
を同一のチップ内に搭載することも行なわれているが、
集積度の高いチ・ツブを使用するためにコスト高となり
、さらにプロゲラの修正・変更のたびにプロセッサこと
変換する必要があるので、修正・変更か容易でないとい
う問題かあった。

〔課題を解決するための手段〕

第１の本発明におけるマイクロプロセッサシステムは、
不揮発性の第１の記憶手段と、マイクロプロセッサと、
与えられたアドレス情報に応じたアドレスのデータを出
力する第２の記憶手段と、前記マイクロプロセッサと前
記第２の記憶手段の間にあって前記第２の記憶手段から
前記マイクロプロセッサに送られるデータの一部もしく
は全てを前記第１の記憶手段の保持する値に従って逆変
換可能なように変換する変換手段とを有している。

第２の本発明におけるマイクロプロセッサシステムは、
不揮発性の第１の記憶手段と、マイクロプロセッサと、
与えられたアドレス情報に応したアドレスのデータを出
力する第２の記憶手段と、前記マイクロプロセッサと前
記第２の記憶手段の間にあって前記マイクロプロセッサ
から前記第２の記憶手段に送られるアドレスの一部もし
くは全てを前記第１の記憶手段の保持する値に従って逆
変換可能なように変換する変換手段とを有している。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の第１の実施例のプロ・ンク図である。

マイクロプロセッサ１はプロクラム読み出しのためのア
ドレス情報と信号線１０１を介してＲＯＭ４に送出する
。

ＲＯＭ４は送られたアドレスに対応するデータと信号線
１０３にのせて送出し、変換回路２へ送り込む。変換回
ＦＩ＠２は不揮発性レジスタ３により指示される変換ル
ールにより信号線１０３により送られてきたデータを変
換し、信号線１０２を介してプログラム情報としてマイ
クロプロセッサ１に送出する。

このプログラム情報に応してマイクロプロセッサ１か意
図した通り動作するようにするため、ＲＯＭ４に書き込
むプログラム情報は、不揮発性レジスタ３の値と変換回
路２で測定される変換ルールに対応して本来のプログラ
ムデータを逆変換した形で格納している。

なお、不揮発性レジスタ３の内容は、上記の手順てブロ
クラム情報をＲＯＭ４に格納する段階で定めた値か設定
され、以降、ＲＯＭ４の内容を変更しない限り同一値の
まま使用される。

第２図は第１図に示した変換回路２の一構成例である。

この例では不揮発性レジスタ３から送られてくる信号５
０１〜５０３に従って信号線６０１〜６０３の入力デー
タを信号線７０１゜７０２の出力データに変換している
。

選択回路６，７は信号線８０１，５０１の選択信号の値
に対応して信号線９０１．９０２の入力信号の一方を選
択して信号線７０１，７０２の出力データとする。信号
線８０１の選択信号は反転回路５により信号線５０１の
値を反転したものであるなめ信号線９０１．９０２のい
ずれか一方が信号線７０１に、残る一方か信号線７０２
に出力されるようになっている。

信号線９０１，９０２の値は信号線５０２゜５０３の値
によって信号線８０２，６０３の値をそのままあるいは
反転して送り出したものである。

さらに信号線８０２の値は信号線６０１と６０２の値の
排他的論理和である。

以上の構成内容から容易に理解できるように変換回路２
の構成と不揮発性レジスタ３の内容を知っていれば、変
換後のデータを任意の値とするような入力データの認定
が可能である。

第１図においてマイクロプロセッサ１、変換回路２、不
揮発性レジスタ３を同一チップ上に収容することも考え
られる。

第３図は本発明の第２の実施例のブロック図である。

マイクロプロセッサ１１はプログラム読み出しのための
アドレス情報を信号線１１２を介して変換回路２０へ送
る。

変換回路２０は不揮発性レジスタ３０により指示される
変換ルールにより信号線１２より送られてきたアドレス
情報を変換して信号線１１３を介してＲＯＭ４０へ送る
。ＲＯＭ４０はこうして送られてきたアドレス情報に対
応するデータを信号線１１１を介してマイクロプロセッ
サ１１へ送る。

このデータはマイクロプロセッサ１１においてプログラ
ム情報として処理され、マイクロプロセッサ１１に意図
した動作かなされるように構成される。従ってＲＯＭ４
０へのプログラム情報格納は不揮発性レジスタ３０の値
と、変換回路２０て規定される変換ルールに対応して本
来のアドレスを逆変換した形で格納している。

なお不揮発性レジスタ３０の内容は、上記の手順でプロ
グラム情報をＲＯＭ４０に格納する段階で定めた値か設
定され、以降、ＲＯＭ４０の内容を変更しない限り、同
一の値のまま使用される。

第４図は第３図に示した変換回路２０の一構成例である
。この例では不揮発性レジスタ３０から送られてくる信
号線５１１〜５１３上の信号に従って信号線６１１〜６
１２の入力データを出力データ７１１〜７１３に変換し
ている。

選択回路６０．７０は選択信号信号線８１１５１３の選
択信号の値に対応して、信号線６１１゜６１２の入力デ
ータの一方を選択して、信号線９１１．９１．２に送出
する。信号線８０１の選択信号は反転回路５０により信
号線５１３の値を反転したものであるため、信号線６１
１．６１２のいずれかの一方が信号線９］１に、残る一
方か信号線９１２に出力されるようになっている。

変換回路２０全体の出力である信号線７１１信号は信号
線９１１の、出力信号線７１１，７１３の出力は信号線
９１２の値を信号線５１１゜５１２に従ってそのままあ
るいは反転して送り出したものである。

以上の構成内容から容易に理解できるように、変換回路
２０の構成と不揮発性レジスタ３０の内容を知っていれ
は、変換後のアドレス情報に対応する変換前のアドレス
情報を知ることが可能である。

第３図においてマイクロプロセッサ１１．変換回路２０
．不揮発性レジスタ３０を同一チップ上に収容すること
も考えられる。

〔発明の効果〕

以上説明したように本発明は、マイクロプロセッサとブ
ロクラムの保持手段との間に変換回路を入れることによ
り第３者によるプログラムの解読　解析を困難にしノウ
ハウ流出、機密漏洩を防ぐという効果がある。

またＲＯＭをマイクロプロセッサと別チップとして独立
させても、ＲＯＭとマイクロプロセ・ソサと同一チップ
に搭載した場合と同程度の機密保持能力か実現できる。

従って少ない集積度のチップを使用できるため低コスト
であり、またプログラムの修正・変更にも容易に対応で
きるというメリットがある。

【図面の簡単な説明】

第１図は本発明の第１の実施例のブロック図、第２図は
第１図に示した変換回路の詳細図、第３図は本発明の第
２の実施例のブロック図、第４図は第３図に示した変換
回路の詳細図である。 １．１１・・マイクロプロセッサ、２，２０・・・変換
回路、３．３０・・不揮発性レジスタ、４．４０・・Ｒ
ＯＭ、５，５０・・・反転回路、６，７，６０゜７０・
・・選択回路、８．９．１．０，８０，９０゜１００・
・・排他的論理和回路。

Claims (1)

1. 【特許請求の範囲】 １、不揮発性の第１の記憶手段と、マイクロプロセッサ
   と、与えられたアドレス情報に応じたアドレスのデータ
   を出力する第２の記憶手段と、前記マイクロプロセッサ
   と前記第２の記憶手段の間にあって前記第２の記憶手段
   から前記マイクロプロセッサに送られるデータの一部も
   しくは全てを前記第１の記憶手段の保持する値に従って
   逆変換可能なように変換する変換手段とを有することを
   特徴とするマイクロプロセッサシステム。 ２、不揮発性の第１の記憶手段と、マイクロプロセッサ
   と、与えられたアドレス情報に応じたアドレスのデータ
   を出力する第２の記憶手段と、前記マイクロプロセッサ
   と前記第２の記憶手段の間にあって前記マイクロプロセ
   ッサから前記第２の記憶手段に送られるアドレスの一部
   もしくは全てを前記第１の記憶手段の保持する値に従っ
   て逆変換可能なように変換する変換手段とを有すること
   を特徴とするマイクロプロセッサシステム。