JPH04148292A - Picture input circuit - Google Patents

Picture input circuit

Info

Publication number
JPH04148292A
JPH04148292A JP2269815A JP26981590A JPH04148292A JP H04148292 A JPH04148292 A JP H04148292A JP 2269815 A JP2269815 A JP 2269815A JP 26981590 A JP26981590 A JP 26981590A JP H04148292 A JPH04148292 A JP H04148292A
Authority
JP
Japan
Prior art keywords
buffer memory
address
pixel information
line buffer
page buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2269815A
Other languages
Japanese (ja)
Inventor
Motohiko Omiya
大宮 元彦
Naohito Uehara
上原 尚人
Shigeru Koizumi
茂 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2269815A priority Critical patent/JPH04148292A/en
Publication of JPH04148292A publication Critical patent/JPH04148292A/en
Pending legal-status Critical Current

Links

Landscapes

  • Character Input (AREA)
  • Image Input (AREA)

Abstract

PURPOSE:To unnecessiate an image rotation process after finishing scanning, and to improve the throughout of a device by rotating an image at the same time of the scanning of a slip, and storing as an erect image on a page buffer memory part at the point of time when finishing scanning. CONSTITUTION:When scanning the slip rotated at 90 degrees in a clock direction in a photoelectric converting part 1, the picture element information is temporarily stored successively from an original point to an X direction in a line buffer memory part 2. And the n-number of picture elements are read out successively of the picture element information of an X maximum value and a Y minimum value to the X maxi mum value and a Y maximum value, and stored in one address of the original point of a page buffer memory part 4. Next, the n-number of picture elements are read out successively of the picture element information of the (X maximum value-1) and the Y minimum value of the memory part 2 to the X maximum value -1 and the Y maximum value, and stored in the memory part 4 to move at one address from the origin in a Y direction. Here, if the Y maximum value of the memory part 4 is defined as the maximum picture element number of the main scanning, by repeating the operation, it is possible to store as the erect image in the memory part 4. Thus, the rotation process time after finishing scanning is eliminated, and the process speed is improved.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画像を走査して入力し、左右に90”回転さ
せた帳票等を正立像として記憶する機能を有する画像入
力回路に関するものである6〔従来の技術〕 従来、この種の画像入力回路は、走査する帳票の画素情
報を光電変換部からの出力順に、ページバッファメモリ
に記憶していた。したがって帳票を回転させて走査する
と、ページバッファメモリに記憶される画素情報も回転
した形となっている。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an image input circuit having a function of scanning and inputting an image and storing a form, etc. rotated 90” left and right as an erect image. 6 [Prior Art] Conventionally, this type of image input circuit stores pixel information of a document to be scanned in a page buffer memory in the order of output from a photoelectric conversion unit.Therefore, when the document is rotated and scanned, The pixel information stored in the page buffer memory is also in a rotated form.

このため正立像を必要とする場合は、走査終了後にペー
ジバッファメモリより画素情報を読み出し画像を回転さ
せる処理を行っていた。
For this reason, when an erect image is required, pixel information is read out from the page buffer memory after scanning and processing is performed to rotate the image.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来の画像入力回路では、左右に回転した帳票
等を走査して入力し、しかも正立像を必要とする場合は
、走査終了後に画像を回転させるため、回転処理時間が
必ず必要であるという欠点がある。
In the conventional image input circuit described above, when a form, etc. that has been rotated from side to side is scanned and input, and an erect image is required, rotation processing time is always required to rotate the image after scanning is completed. There are drawbacks.

したがって本発明は、上記欠点を解決するために走査と
同時に入力画像を回転させ、走査終了時に正立像として
ページバッファメモリに記憶し、走査終了後の回転処理
時間を無くし、処理速度の向上を目的とした画像入力回
路を提供するものである。
Therefore, in order to solve the above-mentioned drawbacks, the present invention aims to improve processing speed by rotating the input image at the same time as scanning and storing it in the page buffer memory as an erect image at the end of scanning, thereby eliminating the rotation processing time after the end of scanning. The present invention provides an image input circuit with the following functions.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の画像入力回路は、光電変換部より出力された画
素情報を一旦記憶するラインバッファメモリと、このラ
インバッファメモリから画素情報を読み出して記憶する
ページバッファメモリと、前記ラインバッファメモリか
ら読み出した画素情報を90°左または右に回転させた
状態で前記ページバッファメモリに記憶させる制御部と
を有している。
The image input circuit of the present invention includes a line buffer memory that temporarily stores pixel information output from a photoelectric conversion section, a page buffer memory that reads and stores pixel information from this line buffer memory, and a page buffer memory that stores pixel information that is read from the line buffer memory. and a control unit that causes the page buffer memory to store pixel information in a state in which the pixel information is rotated by 90 degrees to the left or right.

本発明の画像入力回路は、対象物に画素数がmからなる
主走査および副走査からなる走査を行って画素情報を得
る光電変換部と、この光電変換部の主走査によるm画素
の情報をXアドレス方向に原点側から順次に記憶し前記
光電変換部の副走査に従ってXアドレスを順次に増加し
て前記光電変換部より出力される画像情報を記憶するX
アドレスの数がnであるラインバッファメモリと、この
ラインバッファメモリから画素情報を読み出して記憶す
るページバッファメモリと、前記ラインバッファメモリ
から読み出した画素情報を90゜左に回転させた状態で
前記ページバッファメモリに記憶させる時は前記ランイ
ンバッファメモリのXアドレスの原点側から最大値側へ
n画素の情報を読み出し前記ページバッファメモリの1
アドレスに記憶することを前記ラインバッファメモリの
Xアドレスをmアドレス分だけ最大値側から原点側へ順
次に減少すると同時に前記ページバッファメモリのXア
ドレスを順次に増大し、前記ラインバッファメモリに記
憶した全画素情報を読み比しテ前記ページバッファメモ
リに記憶させた時に前記ページバッファメモリのXアド
レスを順次に増加する動作をくり返えさせ、前記ライン
バッファメモリから読み出した画素情報を90°右に回
転させた状態で前記ページバッファメモリに記憶させる
時は前記ラインバッファメモリのXアドレスの最大値側
から原点側へn画素の情報を読み出し前記ページバッフ
ァメモリの1アドレスに記憶することを前記ラインバッ
ファメモリのXアドレスをmアドレス分だけ原点側から
最大値側へ順次に増大すると同時に前記ページバッファ
メモリのXアドレスを順次に増大し前記ラインバッファ
メモリに記憶した全画素情報を読み出して前記ページバ
ッファメモリに記憶させた時に前記ページバッファメモ
リのXアドレスを順次に減少する動作をくり返えさせる
制御部とを有している。
The image input circuit of the present invention includes a photoelectric conversion section that obtains pixel information by scanning an object with main scanning and sub-scanning of m pixels, and a photoelectric conversion section that obtains pixel information by main scanning of the photoelectric conversion section. X that stores image information sequentially from the origin side in the X address direction and sequentially increases the X address according to the sub-scanning of the photoelectric conversion section to store image information output from the photoelectric conversion section.
A line buffer memory having n addresses; a page buffer memory for reading and storing pixel information from the line buffer memory; When storing information in the buffer memory, read n pixels of information from the origin side of the X address of the run-in buffer memory to the maximum value side and store it in 1 of the page buffer memory.
The X address of the line buffer memory is sequentially decreased by m addresses from the maximum value side to the origin side, and at the same time the X address of the page buffer memory is sequentially increased and stored in the line buffer memory. When all pixel information is compared and stored in the page buffer memory, the operation of sequentially increasing the X address of the page buffer memory is repeated, and the pixel information read from the line buffer memory is moved 90 degrees to the right. When storing the rotated state in the page buffer memory, the line buffer reads n pixels of information from the maximum value side of the X address of the line buffer memory to the origin side and stores it in one address of the page buffer memory. The X address of the memory is sequentially increased by m addresses from the origin side to the maximum value side, and at the same time the X address of the page buffer memory is sequentially increased, all pixel information stored in the line buffer memory is read out, and the page buffer memory is read out. and a control section that repeats the operation of sequentially decreasing the X address of the page buffer memory when the X address is stored in the page buffer memory.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.

光電変換部1から出力される二値化された画素情報は、
−旦ラインバッファメモリ部2に記憶され、その後読み
出されページバッファメモリ部4へ送られる。ラインバ
ッファメモリ部2の制御はラインバッファメモリ制御部
3で行う。ページバッファメモリ部4の制御はページバ
ッファメモリ制御部5で行う。
The binarized pixel information output from the photoelectric conversion unit 1 is
- is first stored in the line buffer memory section 2, then read out and sent to the page buffer memory section 4. The line buffer memory section 2 is controlled by a line buffer memory control section 3. The page buffer memory section 4 is controlled by a page buffer memory control section 5.

制御部3,5でラインバッファメモリ部2の読み出しア
ドレスと、読み出した画素情報を記憶するページバッフ
ァメモリ部4の書き込みアドレスとを制御することによ
り、光電変換部lから圧力される画素情報を走査と同時
に回転させ、正立像トシてページバッファメモリ部4に
記憶するものである。
The control units 3 and 5 control the read address of the line buffer memory unit 2 and the write address of the page buffer memory unit 4 that stores the read pixel information, thereby scanning the pixel information pressed by the photoelectric conversion unit l. At the same time, the erected image is rotated and stored in the page buffer memory section 4.

第4図(a)〜(c)に本実施例による画像の回転を示
す。
FIGS. 4(a) to 4(c) show image rotation according to this embodiment.

第4図(a)〜(c)それぞれの上側は光電変換部1に
よる走査方向と走査対象の画像を示し、下側はページバ
ッファメモリ部4に記憶される画像を示す。第4図(a
)は光電変換部1の走査対象画像が正立している場合で
、通常の方法によりページバッファメモリ部4に記憶さ
れる。第4図(b)および(c)は光電変換部1の走査
対象が時計方向に90°回転した場合および反時計方向
に90°回転した場合で、以下に詳述する手段によりペ
ージバッファメモリ部4には正立像として記憶される。
The upper side of each of FIGS. 4(a) to 4(c) shows the scanning direction and the image to be scanned by the photoelectric conversion unit 1, and the lower side shows the image stored in the page buffer memory unit 4. Figure 4 (a
) is a case where the image to be scanned by the photoelectric conversion unit 1 is erect, and is stored in the page buffer memory unit 4 by a normal method. FIGS. 4(b) and 4(c) show cases in which the scanning target of the photoelectric conversion unit 1 is rotated 90° clockwise and 90° counterclockwise, and the page buffer memory is 4 is stored as an erect image.

まず第5図(a)で示すように時計方向に90゜回転さ
せた帳票を光電変換部1で走査する場合について説明す
る。この時に光電変換部lから出力される画素情報を第
5図(b)で示すように原点からX方向に順にラインバ
ッファメモリ部2に一旦記憶する。Xの最大値を主走査
の最大画素数とするとYは副走査本数となる。ここでラ
インバッファメモリ部2に記憶する副走査本数をnとす
る。
First, a case will be described in which the photoelectric conversion section 1 scans a form rotated 90 degrees clockwise as shown in FIG. 5(a). At this time, the pixel information output from the photoelectric conversion section 1 is temporarily stored in the line buffer memory section 2 in order from the origin in the X direction as shown in FIG. 5(b). If the maximum value of X is the maximum number of pixels in main scanning, then Y is the number of pixels in sub-scanning. Here, the number of sub-scan lines stored in the line buffer memory section 2 is assumed to be n.

また、nはページバッファメモリ部4の1アドレス空間
に記憶する画素数にも対応する。
Further, n also corresponds to the number of pixels stored in one address space of the page buffer memory section 4.

第5図(C)は、ラインバッファメモリ部2に一旦記憶
した画素情報の読み出し方向を示すものであり、図で示
すようにX最大値、X最小値の画素情報から順にX最大
値、X最大値までn画素分読み出す6n画素分読み出さ
れると第5図(d)で示すようにページバッファメモリ
部4の原点の1アドレス分に記憶する。次に、ラインバ
ッフメモリ部2のX最大値−1,X最小値の画素情報か
ら順にX最大値−1,X最大値までn画素分読み出し、
ページバッファメモリ部4では原点からX方向に1アド
レス移動させて記憶する。ここでページバッファメモリ
部4のYの最大値を主走査の最大画素数とすると、上記
動作をくり返すことによりページバッファメモリ部4に
正立像として記憶することができる。
FIG. 5(C) shows the reading direction of the pixel information once stored in the line buffer memory section 2, and as shown in the figure, the pixel information of the X maximum value and the X minimum value are sequentially read. When 6n pixels have been read out up to the maximum value, they are stored in one address at the origin of the page buffer memory section 4, as shown in FIG. 5(d). Next, n pixels of pixel information of the line buffer memory unit 2 are read out in order from the maximum X value -1 and the minimum X value to the maximum X value -1 and the maximum X value,
In the page buffer memory section 4, the data is moved by one address in the X direction from the origin and stored. Assuming that the maximum value of Y in the page buffer memory section 4 is the maximum number of pixels in main scanning, an erect image can be stored in the page buffer memory section 4 by repeating the above operation.

次に、反時計方向に90°回転させた帳票の光電変換部
1による走査を第6図(a)に示す。時計方向に90°
回転させた場合と同様にラインバッファメモリ部2に第
6図(b)の通り、−旦記憶する。ラインバッファメモ
リ部2からの画素情報の読み出しは、第6図(C)で示
すようにX最小値。
Next, FIG. 6(a) shows scanning by the photoelectric conversion unit 1 of a form rotated 90 degrees counterclockwise. 90° clockwise
As in the case of rotation, the data is stored in the line buffer memory section 2 as shown in FIG. 6(b). Pixel information is read from the line buffer memory section 2 at the minimum X value as shown in FIG. 6(C).

X最大値から順にX最小値、X最小値までn画素分読み
出し、第6図(d)で示すようにページバッファメモリ
部4のX最大値でX最小値の1アドレス分に記憶する。
N pixels are read out in order from the maximum X value to the minimum X value and then to the minimum X value, and stored in one address of the page buffer memory section 4 between the maximum X value and the minimum X value, as shown in FIG. 6(d).

次にラインバッファメモリ部2のX最小値+1.X最大
値からX最小値+1.Y最小値までn画素分読み出し、
ページバッファメモリ部4ではX方向に1アドレス移動
させX最大値、Y最小値+1に記憶する。上記動作をく
り返すことによりページバッファメモリ部4に正立像と
して記憶することができる。
Next, the X minimum value of line buffer memory section 2 +1. From the maximum value of X to the minimum value of X +1. Read n pixels up to the minimum Y value,
In the page buffer memory section 4, the data is moved by one address in the X direction and stored at the maximum X value and the minimum Y value +1. By repeating the above operations, it is possible to store the image in the page buffer memory unit 4 as an erect image.

また、ラインバッファメモリ部2はダブルバッファ構成
とし、一方が書込み動作中はもう一方が読み出し動作を
行い、書込み動作が終了する毎にそれぞれのラインバッ
ファの動作を切り換える。
Further, the line buffer memory section 2 has a double buffer configuration; one side performs a write operation while the other performs a read operation, and the operation of each line buffer is switched each time the write operation is completed.

これにより光電変換部lからの出力を停止させることな
く1画素情報の出力に同期して回転させページバッファ
メモリ部4に記憶できる。
Thereby, it is possible to rotate the information in synchronization with the output of one pixel information and store it in the page buffer memory section 4 without stopping the output from the photoelectric conversion section 1.

ラインバッファメモリ部2とラインバッファメモリ制御
部5について第2図を用いて詳しく述べる。
The line buffer memory section 2 and line buffer memory control section 5 will be described in detail with reference to FIG.

ラインバッファメモリ部2はラインバッファメモリA2
−1とラインバッファメモリB2−2により構成され、
それぞh書込み中と読み圧し動作とを交互にくり返えす
。またラインバッファA2−1が書込み動作中はライン
バッファB 2−2 ハ読み出し動作を行う。この動作
の切り換えは、ラインバッファ切換回路3−6により行
う。ラインバッファ切換回路3−6は主走査本数をカウ
ントし、n走査本数ごとに各ラインバッファメモリの動
作を切り換えるために、アドレスセレクタA3−5とア
ドレスセレクタB5−4とにアドレス切’)換え8号、
R/W、ライトタイミング等のメモリ制御信号を出力す
る。
Line buffer memory section 2 is line buffer memory A2
-1 and line buffer memory B2-2,
In each case, the writing operation and the reading pressure operation are repeated alternately. Further, while the line buffer A2-1 is in the write operation, the line buffer B2-2 performs the read operation. This switching of operations is performed by the line buffer switching circuit 3-6. The line buffer switching circuit 3-6 counts the number of main scanning lines and switches the address selector A3-5 and address selector B5-4 to address selector A3-5 and address selector B5-4 in order to switch the operation of each line buffer memory every n number of scans. issue,
Outputs memory control signals such as R/W and write timing.

アドレスセレクタA3−5は、ラインバッファメモ’)
A2−1へ出力する慨込みアドレスと読み出しアドレス
とをラインバッファ切換回路3−6からの切り換え信号
により切り換える。同様にアドレスセレクタB5−4は
、ラインバッファメモリ2−2へ出力するアドレスを切
り換える。両ラインバッファメモリA2−1.B2−2
の書込みアドレスは、ライトアドレスカウンタ3−1で
成牛ずる。二〇カウンタは前述した概念に基づく書込み
アドレスを成牛ずるもので、第5図(b)で示すように
ラインバッファメモリのXを主走査方向の画素数とする
とYは、主走査本数となる。これによりラインバッファ
メモリA2−1.ラインバッファメモリB2−2の書込
みアドレスは、X方向のカウンタとX方向のカウンタに
より表わされる。
Address selector A3-5 is line buffer memo')
The loading address and the read address output to A2-1 are switched by a switching signal from the line buffer switching circuit 3-6. Similarly, address selector B5-4 switches the address output to line buffer memory 2-2. Both line buffer memories A2-1. B2-2
The write address of 2 is read by the write address counter 3-1. The counter 20 is used to read the write address based on the concept described above.As shown in Figure 5(b), if X of the line buffer memory is the number of pixels in the main scanning direction, then Y is the number of pixels in the main scanning direction. . As a result, line buffer memory A2-1. The write address of line buffer memory B2-2 is represented by an X-direction counter and an X-direction counter.

よってライト7Fレスカウンタ3−1は、光電変換部l
より出力される画素情報ごとにカウントアツプするX方
向カウンタと、副走査本数ごとにカウントアツプするX
方向カウンタにより構成される。
Therefore, the light 7F less counter 3-1 has a photoelectric conversion unit l.
An X-direction counter that counts up for each pixel information output from the
Consists of a direction counter.

次にラインバッファメモリA2−1.ラインバッファメ
モリB2−2の読み出しアドレスについて述べる。
Next, line buffer memory A2-1. The read address of line buffer memory B2-2 will be described.

ラインバッファメモリの読み出しアドレスは、プリセッ
ト回路3−3とリードアドレスカウンタ3−2により成
牛ずる。第5図(c)で示す時計方向に90°回転した
場合の読み出しアドレスは、X方向カウンタとX方向カ
ウンタによって成牛する。X方向カウンタは、プリセッ
ト回路3−3により主走査方向の画素数−1がプリセッ
トされ、その後n画素毎にカウントダウンする。一方、
X方向カウンタは、光電変換部1より出力される画素情
報に同期してカウントアツプする。このカウンタは0か
らn−1までのカウントアツプ動作をくり返えす。これ
により前記の概念で示す読み出しアドレスを成牛ずる。
The read address of the line buffer memory is determined by the preset circuit 3-3 and the read address counter 3-2. The read address when rotated 90° clockwise as shown in FIG. 5(c) is determined by the X-direction counter and the X-direction counter. The X-direction counter is preset by the preset circuit 3-3 to the number of pixels in the main scanning direction minus 1, and then counts down every n pixels. on the other hand,
The X-direction counter counts up in synchronization with the pixel information output from the photoelectric conversion section 1. This counter repeatedly counts up from 0 to n-1. As a result, the read address shown in the above concept is changed.

一方、第6図(c)で示す反時計方向に90’回転した
場合の読み出しアドレスは、時計方向に90”回転させ
た場合と同様に、X方向カウンタとX方向カウンタによ
り成牛する。X方向カウンタは0がらn画素ごとにカウ
ントアツプし、X方向カウンタは、プリセット回路3−
3によりn−1の値がセットされ、画素情報の出力タイ
ミングに同期してn−1から0までのカウントダウン動
作をくり返えす。これにより読み出しアドレスを成牛ず
る。
On the other hand, the read address when rotated 90' counterclockwise as shown in FIG. 6(c) is determined by the X-direction counter and the X-direction counter in the same way as when the address is rotated 90'' clockwise. The direction counter counts up every n pixels from 0, and the X direction counter counts up from 0 to
3, the value of n-1 is set, and the countdown operation from n-1 to 0 is repeated in synchronization with the output timing of pixel information. This causes the read address to be changed.

したがって、リードアドレスカウンタ3−2はX方向の
7ツプダウンカウンタとX方向の7ツプダウンカウンタ
により構成される。説明を第1図にもどす。
Therefore, the read address counter 3-2 is composed of a 7-up down counter in the X direction and a 7 up down counter in the X direction. Returning the explanation to Figure 1.

ラインバッファメモリ部2に一旦記憶された画素情報は
、上述のラインバッファメモリ制御部3て成牛される読
み出しアドレスに基づいて読み出すレページバッファメ
モリ部4に第5図(d)および第6図(d)で示すよう
に正立像として記憶される。このページバッファメモリ
部4は、ページバッファメモリ制御部5にて制御される
The pixel information once stored in the line buffer memory section 2 is transferred to the repage buffer memory section 4, which is read out based on the readout address determined by the line buffer memory control section 3, as shown in FIGS. 5(d) and 6. The image is stored as an erect image as shown in (d). This page buffer memory section 4 is controlled by a page buffer memory control section 5.

ページバッファメモリ制御部5について第3図を用いて
説明する。ページバッファメモリ部4のアドレスはライ
ンバッファメモリ部2のアドレスと同様にX方向のカウ
ンタとX方向のカウンタとで表わし、X方向を主走査方
向、X方向を副走査方向とすると、Yの最大値は主走査
方向の画素数でありXの最大値は式1となる。
The page buffer memory control section 5 will be explained using FIG. 3. The address of the page buffer memory section 4 is expressed by an X-direction counter and an X-direction counter like the address of the line buffer memory section 2. If the X direction is the main scanning direction and the The value is the number of pixels in the main scanning direction, and the maximum value of X is expressed by Equation 1.

第5図(d)で示す時計方向に90°回転した場合の書
込みアドレスは、プリセット回路5−4とライトアドレ
スカウンタ5−3とにより成牛ずる。
The write address when rotated 90° clockwise as shown in FIG. 5(d) is changed by the preset circuit 5-4 and the write address counter 5-3.

ライトアドレスカウンタ5−3はX方向カウンタとX方
向カウンタにより構成され、ラインバッファメモリ部2
から出力されるn画素ごとにX方向カウンタをOからカ
ウントアツプする。またX方向カウンタはX方向カウン
タのキャリー発生ごとに0からカウントアツプする。こ
のようにしてアドレスカウンタ5−3で成牛された第5
図(d)で示す書込みアドレスは、第3図に示すアドレ
スセレクタ5−1を通りページバッファメモリ部4に送
られる。
The write address counter 5-3 is composed of an X-direction counter and an X-direction counter.
The X-direction counter is counted up from 0 for every n pixels output from . Further, the X-direction counter counts up from 0 every time a carry occurs in the X-direction counter. In this way, the fifth cow was grown at the address counter 5-3.
The write address shown in FIG. 3(d) is sent to the page buffer memory section 4 through the address selector 5-1 shown in FIG.

同様にして第6図(d)で示す反時計方向に90°回転
した場合の書込みアドレスは、プリセット回路5−4に
より式lで示すXの最大値−1をライトアドレスカウン
タ5−3のX方向カウンタにセットし、その後、ライン
バッファメモリ部2から出力されるn画素ごとにX方向
カウンタを0からカウントアツプする。またX方向カウ
ンタはX方向カウンタのキャリー発生ごとにセット値か
らカウントダウンする。このようにして第6図(d)で
示す書込みアドレスを成牛ずる。
Similarly, when the write address is rotated 90° counterclockwise as shown in FIG. 6(d), the preset circuit 5-4 sets the maximum value of Then, the X direction counter is counted up from 0 every n pixels output from the line buffer memory unit 2. Further, the X-direction counter counts down from the set value every time a carry occurs in the X-direction counter. In this way, the write address shown in FIG. 6(d) is changed.

リードアドレスカウンタ5−2は、ページバッファメモ
リ部4のリードアドレスを成牛ずるカウンタであるか、
通常のメモリーを制御するアドレスカウンタとなんら変
りがないので説明は省略する。
Is the read address counter 5-2 a counter that shifts the read address of the page buffer memory section 4?
Since it is no different from an address counter that controls normal memory, its explanation will be omitted.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、帳票の走査と同時に画像
を回転させることにより、走査終了時点でベージバッフ
ァメモリ部上に正立像として記憶できる。したがって走
査終了後の画像回転処理が不要となることから、回転し
た帳票を走査し且つ画像を処理する装置のするープット
を向上させるととがてきる。
As explained above, in the present invention, by rotating the image at the same time as the document is scanned, it is possible to store the image as an erect image on the page buffer memory section at the end of scanning. This eliminates the need for image rotation processing after scanning is completed, thereby improving the throughput of an apparatus that scans rotated forms and processes images.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すフロック図、第2図は
第1図のラインバッファメモリ制御部3のブロック図、
第3図は第1図のページバッファメモリ制御部5のブロ
ック図、第4図は本実施例による画像の回転を示す図、
第5図(a)〜(d)は時計方向に90°回転させた帳
票の本実施例による画像入力を説明する図で、それぞれ
光電変換部lで走査する帳票を示す図、ラインバッファ
メモリ部2の記憶を示す図、ラインバッファメモリ部2
からの読み出しを示す図およびページバッファメモリ部
4の記憶を示す図であり、第6図(a)〜(d)は反時
計方向に90°回転させた帳票の本実施例による画像入
力を説明する図で、それぞれ光電変換部1で走査する帳
票を示す図、ラインバッファメモリ部2の記憶を示す図
、ラインバッファメモリ部2からの読み出しを示す図お
よびページバッファメモリ部4の記憶を示す図である。 図において、■は光電変換部、2はラインバッファメモ
リ部、3はラインバッファメモリ制御部、4はページバ
ッファメモリ部、512ペ一ジバツフアメモリ制御部、
2−1.2−2はラインバッファメモリ、3−1はライ
トアドレスカウンタ、3−2はリードアドレスカウンタ
、3−3はリードアドレスカウンタ3−2をプリセット
するためのプリセット回路、3−4.3−5はアドレス
セレクタ、3−6はラインバッファ切換回路、5−1は
アドレスセレクタ、5−2はリードアドレスカウンタ、
5−3はライトアドレスカウンタ、5−4はライトアド
レスカウンタ5−3用のプリセット回路である。 代理人 弁理士  内 原   晋 稟 図 第 回 羊 図 土−L蚤坊θ (α) )を五方向 ひ (b) (dr 井 回 ((L) 帯 回
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a block diagram of the line buffer memory control section 3 of FIG.
3 is a block diagram of the page buffer memory control unit 5 of FIG. 1, FIG. 4 is a diagram showing image rotation according to this embodiment,
FIGS. 5(a) to 5(d) are diagrams illustrating image input according to this embodiment of a form rotated 90 degrees clockwise, and are diagrams showing a form scanned by the photoelectric conversion unit l and a line buffer memory unit, respectively. 2, line buffer memory section 2
FIGS. 6(a) to 6(d) illustrate image input according to this embodiment of a form rotated 90 degrees counterclockwise; FIGS. These diagrams each show a form scanned by the photoelectric conversion unit 1, a diagram showing storage in the line buffer memory unit 2, a diagram showing reading from the line buffer memory unit 2, and a diagram showing storage in the page buffer memory unit 4. It is. In the figure, ■ is a photoelectric conversion unit, 2 is a line buffer memory unit, 3 is a line buffer memory control unit, 4 is a page buffer memory unit, 512 page buffer memory control units,
2-1.2-2 is a line buffer memory, 3-1 is a write address counter, 3-2 is a read address counter, 3-3 is a preset circuit for presetting the read address counter 3-2, 3-4. 3-5 is an address selector, 3-6 is a line buffer switching circuit, 5-1 is an address selector, 5-2 is a read address counter,
5-3 is a write address counter, and 5-4 is a preset circuit for the write address counter 5-3. Agent Patent Attorney Uchihara Shinnzu No. Hitsuzudo-L Chibo θ (α) ) in five directions (b) (dr I times ((L) Obi times

Claims (1)

【特許請求の範囲】 1、光電変換部より出力された画素情報を一旦記憶する
ラインバッファメモリと、このラインバッファメモリか
ら画素情報を読み出して記憶するページバッファメモリ
と、前記ラインバッファメモリから読み出した画素情報
を90゜左または右に回転させた状態で前記ページバッ
ファメモリに記憶させる制御部とを含むことを特徴とす
る画像入力回路。 2、対象物に画素数がmからなる主走査および副走査か
らなる走査を行って画素情報を得る光電変換部と、この
光電変換部の主走査によるm画素の情報をXアドレス方
向に原点側から順次に記憶し前記光電変換部の副走査に
従ってYアドレスを順次に増加して前記光電変換部より
出力される画像情報を記憶するYアドレスの数がnであ
るラインバッファメモリと、このラインバッファメモリ
から画素情報を読み出して記憶するページバッファメモ
リと、前記ラインバッファメモリから読み出した画素情
報を90゜左に回転させた状態で前記ページバッファメ
モリに記憶させる時は前記ランインバッファメモリのY
アドレスの原点側から最大値側へn画素の情報を読み出
し前記ページバッファメモリの1アドレスに記憶するこ
とを前記ラインバッファメモリのXアドレスをmアドレ
ス分だけ最大値側から原点側へ順次に減少すると同時に
前記ページバッファメモリのYアドレスを順次に増大し
、前記ラインバッファメモリに記憶した全画素情報を読
み出して前記ページバッファメモリに記憶させた時に前
記ページバッファメモリのXアドレスを順次に増加する
動作をくり返えさせ、前記ラインバッファメモリから読
み出した画素情報を90゜右に回転させた状態で前記ペ
ージバッファメモリに記憶させる時は前記ラインバッフ
ァメモリのYアドレスの最大値側から原点側へn画素の
情報を読み出し前記ページバッファメモリの1アドレス
に記憶することを前記ラインバッファメモリのXアドレ
スをmアドレス分だけ原点側から最大値側へ順次に増大
すると同時に前記ページバッファメモリのYアドレスを
順次に増大し前記ラインバッファメモリに記憶した全画
素情報を読み出して前記ページバッファメモリに記憶さ
せた時に前記ページバッファメモリのXアドレスを順次
に減少する動作をくり返えさせる制御部とを含むことを
特徴とする画像入力回路。 3、ラインバッファメモリは第1および第2のランイン
バッファメモリからなり、前記第1のラインバッファメ
モリが光電変換部からの画素情報を書き込んでいる時に
前記第2のラインバッファメモリから画素情報を読み出
して前記ページバッファメモリに書き込み、前記第2の
ラインバッファメモリが前記光電変換部からの画素情報
を書き込んでいる時に前記第1のラインバッファメモリ
から画素情報を読み出して前記ページバッファメモリに
書き込む請求項1または2記載の画像入力回路。
[Claims] 1. A line buffer memory that temporarily stores pixel information output from the photoelectric conversion unit, a page buffer memory that reads and stores pixel information from this line buffer memory, and a page buffer memory that stores pixel information that is read from the line buffer memory. An image input circuit comprising: a control unit that causes pixel information to be stored in the page buffer memory in a state in which pixel information is rotated by 90 degrees to the left or right. 2. A photoelectric conversion unit that obtains pixel information by performing main scanning and sub-scanning with m pixels on the target object, and a photoelectric conversion unit that obtains pixel information by main scanning of the photoelectric conversion unit, and converts the information of m pixels by the main scanning of this photoelectric conversion unit to the origin side in the X address direction. a line buffer memory in which the number of Y addresses is n and stores image information sequentially from the photoelectric converter, sequentially increasing Y addresses according to the sub-scanning of the photoelectric converter, and output from the photoelectric converter; A page buffer memory that reads and stores pixel information from the memory, and a Y of the run-in buffer memory when pixel information read from the line buffer memory is rotated 90 degrees to the left and stored in the page buffer memory.
If the X address of the line buffer memory is sequentially decreased by m addresses from the maximum value side to the origin side, the information of n pixels is read out from the origin side of the address to the maximum value side and stored in one address of the page buffer memory. At the same time, the Y address of the page buffer memory is sequentially increased, and when all the pixel information stored in the line buffer memory is read out and stored in the page buffer memory, the X address of the page buffer memory is sequentially increased. When the pixel information read from the line buffer memory is rotated 90 degrees to the right and stored in the page buffer memory, the pixel information is read out from the line buffer memory by n pixels from the maximum Y address side to the origin side. The information is read out and stored in one address of the page buffer memory by sequentially increasing the X address of the line buffer memory by m addresses from the origin side to the maximum value side and at the same time sequentially increasing the Y address of the page buffer memory. and a control unit that repeats an operation of sequentially decreasing the X address of the page buffer memory when all pixel information stored in the line buffer memory is read out and stored in the page buffer memory. image input circuit. 3. The line buffer memory consists of a first and a second run-in buffer memory, and when the first line buffer memory is writing pixel information from the photoelectric conversion section, the pixel information is written from the second line buffer memory. reading and writing into the page buffer memory; and reading pixel information from the first line buffer memory and writing into the page buffer memory while the second line buffer memory is writing pixel information from the photoelectric conversion unit. The image input circuit according to item 1 or 2.
JP2269815A 1990-10-08 1990-10-08 Picture input circuit Pending JPH04148292A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2269815A JPH04148292A (en) 1990-10-08 1990-10-08 Picture input circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2269815A JPH04148292A (en) 1990-10-08 1990-10-08 Picture input circuit

Publications (1)

Publication Number Publication Date
JPH04148292A true JPH04148292A (en) 1992-05-21

Family

ID=17477561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2269815A Pending JPH04148292A (en) 1990-10-08 1990-10-08 Picture input circuit

Country Status (1)

Country Link
JP (1) JPH04148292A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013196103A (en) * 2012-03-16 2013-09-30 Dainippon Printing Co Ltd Image processing apparatus and image processing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01161588A (en) * 1987-12-18 1989-06-26 Nec Corp Character recognizing device
JPH01310495A (en) * 1988-06-08 1989-12-14 Nec Corp Optical character recognizing device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01161588A (en) * 1987-12-18 1989-06-26 Nec Corp Character recognizing device
JPH01310495A (en) * 1988-06-08 1989-12-14 Nec Corp Optical character recognizing device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013196103A (en) * 2012-03-16 2013-09-30 Dainippon Printing Co Ltd Image processing apparatus and image processing method

Similar Documents

Publication Publication Date Title
US5689347A (en) Signal processing apparatus
US5650862A (en) Image signal processing apparatus with improved pixel parallel/line parallel conversion
JPH04148292A (en) Picture input circuit
US5712714A (en) Image processing apparatus
JPS59167772A (en) Picture data rotating device
JP2610887B2 (en) Image data rotation processor
JPS61103368A (en) Optical reader
JPH0896116A (en) Processor and method for image signal processing
JPH06324935A (en) Address generator and address generation system
JP3346916B2 (en) Image rotation device
JP3611384B2 (en) Image printing device
JPS58140881A (en) Picture processing system
JPH0676051A (en) Parallel picture processor
JP3009088B2 (en) Scan format converter
JP2989193B2 (en) Image memory interleaved input / output circuit
JP2938107B2 (en) Pattern recognition device
JP2576987B2 (en) Color image reader
JP2641432B2 (en) Interface device
JPH04297935A (en) Input device and output device
JP2006092506A (en) Image processor
JPH0830777A (en) Image processor
JPH08331363A (en) Image processing unit
JPH0371326A (en) Scanning adding device
JPS6346872A (en) Image processing device
JPH0229066A (en) Picture reader