JP2938107B2 - Pattern recognition device - Google Patents
Pattern recognition deviceInfo
- Publication number
- JP2938107B2 JP2938107B2 JP30526589A JP30526589A JP2938107B2 JP 2938107 B2 JP2938107 B2 JP 2938107B2 JP 30526589 A JP30526589 A JP 30526589A JP 30526589 A JP30526589 A JP 30526589A JP 2938107 B2 JP2938107 B2 JP 2938107B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- port memory
- data
- image processing
- pattern recognition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Processing (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は画像のパターン認識装置に関し、特にファク
トリ・オートメーション画像処理装置の濃淡画像処理
で、縮小画像を作成し、これを用いて高速パターン認識
装置に使用されるものである。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to an image pattern recognition apparatus, and in particular, creates a reduced image by shading image processing of a factory automation image processing apparatus, and generates the reduced image. Used in a high-speed pattern recognition device.
（従来の技術） この種の従来技術として、特開昭59−37770号公報に
示されるものがある。第３図は従来装置による処理のタ
イムチャートで、これは１つの画面についての処理過程
を示す。この図にも示されるように、パターン認識処理
時間の中で画像入力の時間は、16〜25msとかなり長い時
間を占め、画像入力に応じた縮小像作成完了後に、縮小
像処理、入力像処理と続いて行なわれて後、１つの図面
のパターン認識処理が終わる。(Prior Art) As this kind of conventional technique, there is one disclosed in Japanese Patent Application Laid-Open No. 59-37770. FIG. 3 is a time chart of the processing by the conventional device, which shows the processing process for one screen. As shown in this figure, the image input time occupies a considerably long time of 16 to 25 ms in the pattern recognition processing time, and after the reduction image creation according to the image input is completed, the reduction image processing and the input image processing are performed. After that, the pattern recognition processing of one drawing is completed.
（発明が解決しようとする課題） 上記の如き従来のパターン認識装置では、縮小用の画
像用メモリは１ポートであるため、その画像作成中は読
み出すことができず、画像処理装置は待ち状態（アイド
リング）であり、パターン認識処理時間が長くなる欠点
があった。(Problems to be Solved by the Invention) In the conventional pattern recognition device as described above, since the image memory for reduction has one port, it cannot be read during the image creation, and the image processing device is in the waiting state ( Idling), and there is a disadvantage that the pattern recognition processing time becomes long.
そこで本発明の目的は、前記パターン認識時間中での
画像入力時間を、縮小像処理に有効利用することによ
り、パターン認識時間を大幅に短縮でき、また高価な画
像処理装置を他のチャンネル等で使用でき、利用効率の
向上が図れるようにすることにある。Therefore, an object of the present invention is to effectively reduce the pattern recognition time by effectively utilizing the image input time during the pattern recognition time for the reduced image processing, and to use an expensive image processing apparatus on another channel or the like. It is intended to be usable and to improve utilization efficiency.
［発明の構成］ （課題を解決するための手段と作用） 本発明は、 （１） A/D変換後の画像データの圧縮を行なう画像縮
小部と、該画像縮小部からのデータ取り込みと、先に取
り込んだデータとを個別に入出力可能な２ポートメモリ
と、少なくとも前記画像縮小部と２ポートメモリをもと
に画像処理を行なう画像処理部と、前記２ポートメモリ
へのデータ入出力用の各アドレス信号を逐次、比較器で
比較し、その比較結果に応じて、未だ作成されていない
２ポートメモリの縮小画像のエリアの読み出しを禁止す
る手段とを具備したことを特徴とするパターン認識装置
である。また本発明は、 （２） 前記２ポートメモリに縮小画像データを取り込
みながら、それより先に取り込んだ画像データを読み出
し、順次縮小像の画像処理を行なうことを特徴とする前
記（１）に記載のパターン認識装置である。[Structure of the Invention] (Means and Actions for Solving the Problems) The present invention provides: (1) an image reduction unit that compresses image data after A / D conversion, data acquisition from the image reduction unit, A two-port memory capable of individually inputting and outputting previously captured data; an image processing unit for performing image processing based on at least the image reduction unit and the two-port memory; Means for sequentially comparing each address signal with a comparator, and prohibiting reading of a reduced image area of a two-port memory which has not been created in accordance with the comparison result. Device. Further, according to the present invention, (2) the reduced image data is read into the two-port memory while the previously captured image data is read, and image processing of the reduced image is sequentially performed. Is a pattern recognition device.
即ち本発明は、縮小画像用メモリに２ポートメモリを
用いることにより、縮小画像作成中に、既に作成した縮
小画像を処理できるようにして、パターン認識処理時間
の短縮を図った。また２ポートメモリの入、出力のアド
レス比較器を用い、２ポートメモリの所期の縮小画像用
エリアに、未だ縮小データが入っていない場合には、２
ポートメモリからのデータ読み出しを禁止し、誤読み出
しを生じないようにしたものである。In other words, the present invention uses a two-port memory as the reduced image memory so that the reduced image already created can be processed during the reduced image creation, thereby shortening the pattern recognition processing time. If the input / output address comparator of the two-port memory is used, and the desired reduced image area of the two-port memory does not yet contain the reduced data, the two-port memory is used.
Data reading from the port memory is prohibited to prevent erroneous reading.
（実施例） 以下図面を参照して本発明の一実施例を説明する。第
１図は同実施例の構成図である。ここでA/D（アナログ
／デジタル）変換器１は、例えばITVカメラからの映像
信号をA/D変換する。縮小像発生部２は、A/D変換器１か
らの画像データの縮小（原画のドット数が減り、画像が
小さくなる）を行ない、２ポートメモリ３に、アドレス
信号A1とこれに対応する画像データD2を送出する。２ポ
ートメモリ３は画像データD2を取り込むと共に、先に取
り込んだ画像データがアドレスゼネレータ４で指定され
ると、画像データD3として、バッファ回路５を介して画
像処理装置６へ送出する。比較器７は、縮小像発生部２
からのアドレス信号N1とアドレスゼネレータ４からのア
ドレス信号N2との大小関係を比較し、その比較結果をフ
ラグとして画像処理装置６へ送出する。画像メモリ８
は、A/D変換器からの画像データを画像処理装置６へ送
出する。この画像処理装置６は、２ポートメモリ３から
の縮小画像データによる縮小像処理、フラグＧの値に応
じて「２ポートメモリ３のデータ読み出しをする」また
は「２ポートメモリ３に所期のデータが入るのを待つ」
の動作選択、画像メモリ８からの入力像処理等を行な
い、これらの処理動作をもとに、目的とする画像のパタ
ーン認識処理を行なう。(Embodiment) An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of the embodiment. Here, the A / D (analog / digital) converter 1 A / D converts a video signal from, for example, an ITV camera. Reduced image generating unit 2, (reduces the number of dots original image is reduced) reduction of the image data from the A / D converter 1 performs, in the two-port memory 3, corresponding to the address signal A 1 and it sends the image data D 2. 2-port memory 3 fetches the image data D 2, the image data captured earlier specified by the address generator 4, as the image data D 3, and sends to the image processing apparatus 6 via the buffer circuit 5. The comparator 7 includes the reduced image generator 2
It compares the magnitude relation between the address signal N 2 from the address signal N 1 and the address generator 4 from, and sends to the image processing device 6 and the comparison result as a flag. Image memory 8
Sends the image data from the A / D converter to the image processing device 6. The image processing device 6 performs reduced image processing using reduced image data from the two-port memory 3 and “reads data from the two-port memory 3” or “desired data in the two-port memory 3” according to the value of the flag G. Wait for the entry. ''
, The input image processing from the image memory 8 and the like, and the pattern recognition processing of the target image is performed based on these processing operations.
第２図は第１図の構成による１つの画面の処理過程を
示す。即ち第１図では、ITVカメラよりアナログ信号
（映像信号）をA/D変換器１に入力し、その出力のデジ
タル信号を縮小像発生部２に入力する。縮小像発生部２
と２ポートメモリ３の一方（A1,D2）を用いて任意の縮
小画像を作成すると共に、これを２ポートメモリ３の０
番地より順次格納する。また画像処理装置６の指令によ
りアドレスゼネレータ４を駆動し、２ポートメモリ３の
他方（A2,D3）より読み出し要求し、２ポートメモリ３
の双方のアドレスA1,A2を比較器７で比較し、その結果
がフラグＧに出力される。フラグＧが“0"の場合（N1＜
N2の場合）は、画像処理装置６を待機状態として未だ作
成されていない縮小画像エリアの読出しを禁止し、“1"
の場合（N1＞N2の場合）は、２ポートメモリ３のD3より
画像データを画像処理装置６へ読み出し、パターン認識
処理を行なうものである。FIG. 2 shows a process of processing one screen by the configuration of FIG. That is, in FIG. 1, an analog signal (video signal) is input to the A / D converter 1 from the ITV camera, and a digital signal of the output is input to the reduced image generating unit 2. Reduced image generator 2
And one of the two-port memory 3 (A 1 , D 2 ) to create an arbitrary reduced image,
Store sequentially from address. Further, the address generator 4 is driven by a command from the image processing device 6, a read request is issued from the other (A 2 , D 3 ) of the two-port memory 3, and the two-port memory 3 is read.
Both address A 1 of the A 2 compared in comparator 7, and the result is outputted to the flag G. When the flag G is “0” (N 1 <
For N 2) prohibits the reading of the reduced image areas not yet been created the image processing apparatus 6 as a wait state, "1"
(For N 1> N 2) For the more D 3 of 2-port memory 3 reads out the image data to the image processing device 6, and performs the pattern recognition process.
第２図と第３図と比較して分かることは、第２図の場
合の方が、２ポートメモリ３を用いていることにより、
画像入力、縮小像作成と重複し、やや遅れて縮小像処理
が行なえ、かなりパターン認識処理時間が短縮している
ことである。これは、２ポートメモリ３でデータD2の書
き込みをしながら、違う番地のデータD3を読み出してい
ることによる。一方、上記のように縮小画像処理側に２
ポートメモリを用いる以外に、入力像処理側に２ポート
メモリを用いることが考えられるが、縮小像処理は全て
の内容を処理する必要があり、入力像処理は部分的に処
理するため、入力画像用メモリに２ポートメモリを用い
ても効果は上がらず、縮小画像メモリに２ポートメモリ
を使用することにより効果が上がる。従来例で認識範囲
が128×128ピクセル、認識画像が32×32ピクセルの場
合、従来例で約50msであるのに対し、本実施例で約30ms
となり、20msの高速化が実現できた。2 and FIG. 3 that the two-port memory 3 is used in the case of FIG.
This is because the reduced image processing can be performed with some delay overlapping with the image input and the reduced image creation, and the pattern recognition processing time is considerably reduced. This, while the write data D 2 in the two-port memory 3, due to the fact that reading data D 3 of different addresses. On the other hand, as described above, 2
In addition to using a port memory, it is conceivable to use a two-port memory on the input image processing side. However, the reduced image processing needs to process all contents, and the input image processing is partially processed. Even if a two-port memory is used as the memory for use, the effect is not improved, and the effect is improved by using the two-port memory as the reduced image memory. In the conventional example, when the recognition range is 128 × 128 pixels and the recognition image is 32 × 32 pixels, the conventional example takes about 50 ms, whereas the present embodiment takes about 30 ms.
Thus, a speedup of 20 ms was realized.
［発明の効果］ 以上説明した如く本発明によれば、パターン認識時間
中での画像入力時間を、縮小像処理に有効利用すること
により、パターン認識時間を大幅に短縮でき、また高価
な画像処理装置を他のチャンネル等で使用でき、利用効
率の向上が図れる等の利点が得られるものである。[Effects of the Invention] As described above, according to the present invention, the pattern recognition time can be greatly reduced by effectively utilizing the image input time during the pattern recognition time for the reduced image processing, and the expensive image processing can be performed. The advantage is obtained that the device can be used on other channels and the like, and the utilization efficiency can be improved.
第１図は本発明の一実施例の構成図、第２図は同構成の
動作を示すタイムチャート、第３図は従来装置の動作を
示すタイムチャートである。 １……A/D変換器、２……縮小像発生部、３……２ポー
トメモリ、４……アドレスゼネレータ、５……バッファ
回路、６……画像処理装置、７……比較器、８……画像
メモリ。FIG. 1 is a block diagram of one embodiment of the present invention, FIG. 2 is a time chart showing the operation of the same configuration, and FIG. 3 is a time chart showing the operation of the conventional device. DESCRIPTION OF SYMBOLS 1 ... A / D converter, 2 ... Reduced image generation part, 3 ... 2-port memory, 4 ... Address generator, 5 ... Buffer circuit, 6 ... Image processing device, 7 ... Comparator, 8 …… Image memory.
Claims (2)
像縮小部と、該画像縮小部からのデータ取り込みと、先
に取り込んだデータとを個別に入出力可能な２ポートメ
モリと、少なくとも前記画像縮小部と第２ポートメモリ
をもとに画像処理を行なう画像処理部と、前記２ポート
メモリへのデータ入出力用の各アドレス信号を逐次、比
較器で比較し、その比較結果に応じて、未だ作成されて
いない２ポートメモリの縮小画像のエリアの読み出しを
禁止する手段とを具備したことを特徴とするパターン認
識装置。An image reduction unit for compressing image data after A / D conversion, a two-port memory capable of individually inputting and outputting data captured from the image reduction unit, and data previously captured, At least the image processing unit that performs image processing based on at least the image reduction unit and the second port memory, and each address signal for inputting / outputting data to / from the two-port memory are sequentially compared by a comparator. Means for prohibiting reading of the area of the reduced image of the two-port memory which has not yet been created.
り込みながら、それより先に取り込んだ画像データを読
み出し、順次縮小像の画像処理を行なうことを特徴とす
る請求項１に記載のパターン認識装置。2. The pattern recognition apparatus according to claim 1, wherein the reduced image data is fetched into the two-port memory while the previously fetched image data is read out, and the image processing of the reduced image is sequentially performed. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30526589A JP2938107B2 (en) | 1989-11-24 | 1989-11-24 | Pattern recognition device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30526589A JP2938107B2 (en) | 1989-11-24 | 1989-11-24 | Pattern recognition device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03164985A JPH03164985A (en) | 1991-07-16 |
| JP2938107B2 true JP2938107B2 (en) | 1999-08-23 |
Family
ID=17943023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30526589A Expired - Fee Related JP2938107B2 (en) | 1989-11-24 | 1989-11-24 | Pattern recognition device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2938107B2 (en) |
-
1989
- 1989-11-24 JP JP30526589A patent/JP2938107B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03164985A (en) | 1991-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2938107B2 (en) | Pattern recognition device | |
| US5428801A (en) | Data array conversion control system for controlling conversion of data arrays being transferred between two processing systems | |
| JPH10304356A (en) | Parallel picture compression processor | |
| JP3032914B2 (en) | Image reading processing device | |
| JPH06208614A (en) | Image processor | |
| JP2705580B2 (en) | Printer image data resolution doubling circuit | |
| JP2839578B2 (en) | Image data input processing device | |
| JP3260848B2 (en) | Brightness conversion circuit | |
| JPS5994164A (en) | Input device of tv picture data | |
| JP2000259812A (en) | High-speed image processing method and device | |
| JPH05307598A (en) | Picture processor | |
| JP3005823B2 (en) | Image reading processing device | |
| KR0173252B1 (en) | Image processing data storage apparatus | |
| JPH05314256A (en) | Image data processor | |
| KR890004678B1 (en) | Median filtering circuits | |
| JP3023976B2 (en) | Image signal rearrangement circuit | |
| JPH04148292A (en) | Picture input circuit | |
| JPS6354641A (en) | Memory device for image processing | |
| EP0367175A2 (en) | Method and system for halfreducing binary image | |
| JPH0669206B2 (en) | Digital image data processor | |
| JPH03252878A (en) | Picture data input device | |
| JPH037178B2 (en) | ||
| JPH01321542A (en) | Data converting circuit | |
| JPH05215837A (en) | Digital scanning converter | |
| JPH09270893A (en) | Image reader |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |