JPH04147352A - 内部リセット信号回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は内部リセット信号回路に係り、特に特定の時間
内にリセット発生信号禁止命令が実行されない場合に、
暴走状態と判断される暴走時の内部リセット発生信号出
力回路に関する。

〔従来の技術〕

従来の暴走時の内部リセット発生信号出力回路は、第３
図に示すように、リセット発生信号が第１のＡＮＤゲー
ト１の出力となり、第１のＡＮＤゲート１は第１のカウ
ンター回路２の最上位ビットである第１のフリップフロ
ップ３のＱ出力と、第１のカウンター回路２内にある第
２のフリッププロップ４のＱ出力が入力となる。第１の
フリップフロップ３のリセットは、第１のＯＲゲート１
７の出力が入力され、第１のＯＲゲート１７はリセット
信号とリセット発生信号禁止命令実行時に発生するリセ
ット発生信号禁止信号とが入力する。第１のカウンター
回路２内にある第１の複数のフリップフロップ３と第２
のフリップフロップ４のリセットには、リセット信号が
入力され、第１のカウンター回路２のＣにはクロック信
号が、ＣＮには第１のインバータ６の出力が入力され、
第１のインバータ６にはクロック信号が入力される。

次に動作について説明する。

第４図に、第３図のタイミング図を示す。リセット解除
後、クロック信号が動作開始し、第１のカウンター回路
２がカウントを始める。第１のフリップフロップ３と第
２のフリップフロップ４のＱ出力がハイになる迄の時間
ｔ１を設定し、この時間ｔ１の期間内にリセット発生信
号禁止命令を実行して、リセット発生信号禁止信号が出
力し、セットしている第１のフリップフロップ３をリセ
ットしない場合には暴走状態と判断し、リセット発生信
号が出力される。

〔発明が解決しようとする課題〕

この従来の暴走時の内部リセット発生出力回路では、あ
る特定の時間経過後に、リセット発生信号を出力するカ
ウンタのフリップフロップを、リセット発生信号禁止信
号で直接リセットして禁止する為、リセット発生信号禁
止命令が、前記カウンタの状態によっては無効となる問
題点があった。

本発明の目的は、前記問題点が解決され、確実にリセッ
トし、カウンタの状態に影響されないようにした内部リ
セット信号回路を提供することにある。

〔課題を解決するための手段〕

本発明の内部リセット信号回路のＩ＋、７成は、ある特
定の時間をカウンタてカウントし、リセット発生信号出
力禁止命令があるのに実行されない場合、暴走状態と判
断し、リセット発生信号を出力する内部リセット信号回
路において、前記命令でセットされるリセット発生信号
出力禁止フラグを設け、前記フラグのセント状態では前
記リセット発生信号を禁止する手段と、前記カウンタ内
のフリップフロップを初期値にもどすと同時に前記フラ
グをリセットし前記命令を待つ状態とする手段を設けた
ことを特徴とする。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例の内部リセット信号回路を示
す回路図である。

第１図において、本実施例は、第２のＡＮＤゲート７出
力がリセット発生信号となり、第２のＡＮＤゲート７に
は第１のＡＮＤゲート１と第１のリセット発生信号禁止
フラグのＱＮ出力とが入力し、第１のＡＮＤゲート１に
は第１のカウンター回路２内の第１のフリップフロップ
３と第２のフリップフロップ４のＱ出力が入力し、第１
のリセット発生信号禁止フラグの入力には、リセット発
生信号禁止信号が、リセットには第１のＮＯＲゲート９
が入力する。第１のＮＯＲゲート９には第１のＤフリッ
プフＣツブ１０のＱＮ出力と第１のカウンター回路２内
の第１のフリップフロップ３のＱ出力とが入力し、第１
のＤフリップフロップ１０のデータ入力には第１の力、
ランター回路２内の第１のフリップフロップ３の出力、
Ｃには第１のインバータ６の出力、ＣＮにはクロック信
号。

セラ）　（Ｓ）入力にはリセット信号がそれぞれ入力す
る。第１のカウンター回路２のＣには、クロック信号、
ＣＮには第１のインバータ６出力。

リセッ）　（Ｒ）入力にはリセット信号が入力し、第１
のインバータ６にはクロック信号が入力する。

即ち本実施例は、マイクロコンピュータが動作している
時、ある特定の時間をカウンター回路でカウントし、メ
インプログラム中に、リセット発生信号出力禁止命令が
あるのに、特定の時間内に実行さない場合、サブルーチ
ンより抜けない暴走状態と判断し、リセット発生信号を
出力する回路において、リセット発生信号出力禁止命令
でリセット発生信号出力禁止フラグをセットし、前記フ
ラグセット状態は、リセット発生信号を禁止し、また前
記カウンター回路内のフリップフロップが初期値にもど
ると同時に、前記フラグはリセットし、リセット発生信
号出力禁止命令を待つ状態になるようにした事を特徴と
する。

本実施例の暴走時の内部リセット発生信号出力回路は、
リセット発生信号禁止命令を実行した時、リセット発生
信号禁止信号が出力しリセット発生禁止フラグがセット
される。一方前記フラグがセット状態では、ある特定の
時間経過後にリセット発生信号を出力するカウンター回
路のフリップフロップがセットされても、リセット発生
信号は出力しない。また、前記フラグは、前記フリップ
フロ、プが初期状態に戻る時、同時にリセットし、リセ
ット発生禁止命令を待つ状態となる回路を備えており、
作用として、カウンターの状態に関係なく、リセット発
生禁止命令が有効となる。

第２図に、第１図の回路のタイミング図を示す。第２図
において、リセット発生信号禁止命令を実行すると、リ
セット発生信号禁止信号がＨＩになり、第１のリセット
発生信号禁止フラグのＱＮは低（Ｌｏｗ）となる。この
時、第１のカウンター回路２内の第１のフリップフロッ
プ３と第２のフリップフロップ４のＱ出力が高（ＨＩ）
になり、第１のＡＮＤＮＯゲートＨＩに変化しても、リ
セット発生信号はＬｏｗを維持し、アクティブとはなら
ない。第１のＤフリップフロップ１０の出力は第１のフ
リップフロップ３の出力より、半りロツタ遅れて出力す
る。この時、第１のＮＯＲゲート９は、第１のフリップ
フロップ３と第２のフリップフロップ４のＱ出力とがＬ
ｏｗに変化した直後より、半クロックの期間ＨＩとなり
、第１のリセット発生信号禁止フラグをリセットする。

〔発明の効果〕

以上説明したように、本発明は、カウンター回路の状態
に影響されずに、リセット発生信号禁止信号が有効とな
るようにしたので、特にプログラム中にリセット発生信
号禁止命令をカウンターの状態を気にせず、組み込む事
ができるという効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例の内部リセット信号回路を示
す回路図、第２図は第１図の回路のタイミング図、第３
図は従来の内部リセット信号回路の回路図、第４図は従
来の回路のタイミング図である。 １・・・第１のＡＮＤゲート、２・・・第１のカウンタ
ー回路、３・・・第１のフリップフロップ、４・・・第
２のフリップフロップ、５・・・第１の複数フリップフ
ロップ、６・・・第１のインバータ、７・・・第２のＡ
ＮＤゲート、８・・・第１のリセット発生信号禁止フラ
グ、９・・・第１のＮＯＲゲート、１０・・・第１のＤ
フリップフロップ、１７・・・第１のＯＲゲート。

Claims (1)

【特許請求の範囲】
1. ある特定の時間をカウンタでカウントし、リセット発生
   信号出力禁止命令があるのに実行されない場合、暴走状
   態と判断し、リセット発生信号を出力する内部リセット
   信号回路において、前記命令でセットされるリセット発
   生信号出力禁止フラグを設け、前記フラグのセット状態
   では前記リセット発生信号を禁止する手段と、前記カウ
   ンタ内のフリップフロップを初期値にもどすと同時に前
   記フラグをリセットし前記命令を待つ状態とする手段を
   設けたことを特徴とする内部リセット信号回路。