JPH04205028A - プログラマブルウェイト信号生成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はプログラマブルウェイト信号生成装置に関する
ものである。

（従来の技術） 一般に、ＣＰＵチップは多数の周辺装置に接続される。

ＣＰＵには、高速な処理の要求に応するため、高い周波
数のシステムクロックか使用されることが多い。ところ
で、周辺装置はＣＰＵに比して処理速度が遅い場合かあ
り、他の周辺装置がＣＰＵに追随できないことが生じる
。このような場合、ＣＰＵが周辺装置の処理の遅れを待
つため、ウェイトステートの挿入が行われる。

ウェイトステートを挿入するか否かはＣＰＵかウェイト
信号の電圧レベルを検出することによって行う。

例えば、第５図のようにＣＰＵはＴ、ステートのクロッ
クの立上りでウェイト信号ＷＡＩＴ○の電圧状態を検出
し、第５図に示すようにｒＨＪ（ディセーブル）の場合
、次のステートをＴ４ステートとし、第６図に示すよう
に「Ｌ」　（イネ−プル）の場合、ウェイトステートを
挿入し、次のステートを再びＴ３（ＴＷ）とする。そし
て、周辺装置の処理か進みウェイト信号がｒＨＪになる
までウェイトステートの挿入を続行する。

（発明か解決しようとする課題） ところで、ウェイト信号の電圧レベルのコントロールは
ハードウェアにより固定されているので、ＣＰＵチップ
に接続される周辺装置の処理速度かＣＰＵに対して遅く
、周辺装置の処理速度を高速化させようとする場合、ウ
ェイト信号のコントロール回路を変更しなければならな
いという問題があった。

本発明は、このような問題に鑑みてなされたもので、そ
の目的とするところはＣＰＵチップに接続される周辺装
置の処理速度に対応じたウェイト信号をプログラマブル
に生成させることのできる装置を提供することにある。

［発明の構成］ （課題を解決するだめの手段） 前述した目的を達成するために本発明は、ＣＰＵと複数
の周辺装置を有し、ウェイト信号の電圧状態を所定のタ
イミングで検出して、前記電圧状態に応Ｌウェイトステ
ートの挿入を行う回路において、前記複数の周辺装置に
それぞれ対応じた複数のウェイト個数のデータを格納す
る格納手段と、前記複数の周辺装置に対して前記ＣＰし
かアクセスする周辺装置に対する前記ウェイト個数のデ
ータを前記格納手段から抽出する抽出手段と、前記抽出
手段から出力されるウェイト個数のデータをもとにして
前記ウェイト信号を生成する手段と、を具備するプログ
ラマブルウェイト信号生成装置である。

（作用） 本発明では、格納手段に複数のウェイト個数のデータが
格納されており、ＣＰＵか周辺装置をアクセスすると、
アクセスされた周辺装置に対応じたウェイト個数のデー
タか選択され、このデータをもとにしてウェイト信号か
生成される。このため、プログラマブルにウェイト信号
を生成することができる。

（実施例） 以下、図面に基づいて本発明の一実施例を詳細に説明す
る。

第１図は、本発明の一実施例にかかるプログラマブルウ
ェイト信号生成装置の構成を示す回路図である。

同図に示されるように、このプログラマブルウェイト信
号生成装置はレジスタ１．３、アドレスデコーダ５、セ
レクタ１１、ウェイト信号生成回路１２から構成される
。

そして、ウェイト信号生成回路１２はインバータ７、フ
リップフロップ９、カウンタ１３、フリップフロップ１
５から構成される。

レジスタ１には、ＣＰＵか例えば周辺装置ｉＡ（図示せ
ず）をアクセスするときに必要なウェイト個数に関する
データＤ１が格納される。

レジスタ３には、ＣＰＵが例えば周辺装置Ｂ（図示せず
）をアクセスするときに必要なウェイト個数に関するデ
ータＤ２が格納される。

アドレスデコーダ５は、ＣＰＵが周辺装置をアクセスす
るときに出力するアドレスをデコードし、デコード信号
ＳＥＬをセレクタ１１に送る。

セレクタ１１は、アドレスデコーダ５から出力されるデ
コード信号ＳＥＬに応じてレジスタ１の出力信号とレジ
スタ３の出力信号のうち一方を選択して、カウンタ１３
のプリセット値として出力する。

すなわち、ＣＰＵが周辺装置Ａをアクセスする場合、セ
レクタ１１はデータＤ１を選択し、ＣＰＵが周辺装置Ｂ
をアクセスする場合、セレクタ１１はデータＤ２を選択
する。

インバータ７はシステムクロックＣＬＫを反転する。

フリップフロップ９はＣＰＵが出力するＲ５ＴＯ信号が
ｒＨＪのとき、ＣＰＵが出力するＴＳＯＯ信号をインバ
ータ７の出力信号の反転信号でラッチする。

カウンタ１３はダウンカウンタであり、セレクタ１１の
出力信号かセットされ、ＬＯＡＤＯ信号がｒＨＪになる
とカウントを開始し、カウントが終了するとＴＣＯ信号
ｒＬＪを出力する。

フリップフロップ１５はＴＣＯ信号かｒＨＪのとき、ア
ースされたデータ端子りの入力電圧ｒＬＪをＬＯＡＤ信
号でラッチし、ＣＰＵに対してウェイト信号ＷＡＩＴＯ
を出力する。ＴＣＯ信号かｒＬＪのときは、ウェイト信
号ＷＡＩＴＯはｒＨＪとなる。

次に、本実施例の動作を第２図に示す波形図および第４
図に示すフローチャートに従って説明する。

ＣＰＵはレジスタ１およびレジスタ３にウェイト値を設
定する（ステップ４０１）。すなわち、レジスタ１には
周辺装置Ａをアクセスするときに必要なウェイト個数を
設定し、レジスタ３には周辺装置Ｂをアクセスするとき
に必要なウェイト値を設定する。

ＣＰＵが周辺装置Ａまたは周辺装置Ｂをアクセスするた
めのアドレスを出力すると（ステップ４０２）、このア
ドレスはアドレスデコーダらに送られ、アドレスデコー
ダ５はこのＣＰＵから出力されたアドレスをデコードし
、レジスタ１．３の一方を選択する信号ＳＥＬをセレク
タ１１に送る。

そして、セレクタ１１は信号ＳＥＬに応じて、データＤ
１またはデータＤ２のうち一方を選択してカウンタ１３
に送る（ステップ４０３）。

カウンタ１３にはセレクタ１１の出力信号かロードされ
（ステップ４０４）、フリップフロップ９の出力するＬ
ＯＡＤＯ信号により、ダウンカウント動作か行われる（
ステップ４０５）。

カウンタ１３がカウント動作を開始した時点においては
、カウンタ１３の出力信号ＴＣＯはｒＨＪてあり、キャ
リー信号は出力されない（ステップ４０６）。

フリップフロップ］５は、信号ＴＣＯかｒＨＪの状態て
、データ端子りの入力電圧（ｒＬＪ　）をＬＯＡＤ信号
でラッチするので、ＬＯＡＤ信号かｒＬＪからｒＨＪに
なると、ウェイト信号ＷＡＩＴＯはｒＨＪからｒＬＪに
なる（ステップ４０７）カウンタ１３がカウント中にお
いては、カウンタ１３の出力信号ＴＣＯはｒＨＪである
が、カウンタ１３がセレクタ１１から出力されたデータ
分、カウントを行うと、出力信号ＴＣＯはｒＬＪとなる
。すなわち、キャリー信号を出力する（ステ・ンブ４０
６）。

信号ＴＣＯがｒＬＪとなると、ウェイト信号ＷＡＩＴＯ
はｒＬＪからｒＨＪになる（ステップ４０８）。このよ
うにして、ウェイト信号ＷＡ　Ｉ　ＴＯが生成される。

ここで、レジスタ１およびレジスタ３に格納されるウェ
イト個数のデータは異なるので、ＣＰＵがレジスタ１ま
たはレジスタ３のうちいずれを選ぶかによって、ウェイ
ト個数を変えることができる。

例えば、第２図に示す場合、ウェイト個数は１個であり
、Ｔ３ステートが一度繰り返されているか、レジスタ３
に格納するウェイト個数を「２」とし、ＣＰＵがこのレ
ジスタ３を選択すればＴ３ステートか２回繰り返される
。

このように本実施例によれば、周辺装置の処理速度に対
応じたウェイト信号をプログラマブルに生成することが
できる。

なお、第３図はウェイトステートの挿入がない場合を示
している。

なお、本実施例ではレジスタの数を２個としたが、３個
以上のレジスタを設けることにより、より多くのウェイ
ト値を設定することもてきる。

［発明の効果コ 以上詳細に説明したように本発明によれば、ＣＰＵチッ
プに接続される周辺装置の処理速度に対応じたウェイト
信号をプログラマブルに生成させることのできる装置を
提供することができる。

【図面の簡単な説明】

第１図は、本発明の一実施例にかかるプログラマブルウ
ェイト信号生成装置の構成を示す回路図、 第２図はおよび第３図は、第１図に示す回路の波形図、 第４図は、第１図に示す回路の動作を示すフローチャー
ト、 第５図および第６図は、システムクロ・ツクとウェイト
信号を示す波形図である。 １．３・・・レジスタ １１・・・・・・・・・セレクタ １２・・・・・・・・ウェイト信号生成回路出願人　　
　　　　株式会社　東芝 代理人　弁理士　　須　山　佐　− 第４図

Claims (1)

1. 【特許請求の範囲】 ＣＰＵと複数の周辺装置を有し、ウェイト信号の電圧状
   態を所定のタイミングで検出して、前記電圧状態に応じ
   ウェイトステートの挿入を行う回路において、 前記複数の周辺装置にそれぞれ対応した複数のウェイト
   個数のデータを格納する格納手段と、前記複数の周辺装
   置に対して前記ＣＰＵがアクセスする周辺装置に対する
   前記ウェイト個数のデータを前記格納手段から抽出する
   抽出手段と、前記抽出手段から出力されるウェイト個数
   のデータをもとにして前記ウェイト信号を生成する手段
   と、 を具備するプログラマブルウェイト信号生成装置。