KR0164128B1 - 저속의 외부 주변 장치를 위한 다수의 대기 상태 생성 장치 - Google Patents

저속의 외부 주변 장치를 위한 다수의 대기 상태 생성 장치 Download PDF

Info

Publication number
KR0164128B1
KR0164128B1 KR1019950053944A KR19950053944A KR0164128B1 KR 0164128 B1 KR0164128 B1 KR 0164128B1 KR 1019950053944 A KR1019950053944 A KR 1019950053944A KR 19950053944 A KR19950053944 A KR 19950053944A KR 0164128 B1 KR0164128 B1 KR 0164128B1
Authority
KR
South Korea
Prior art keywords
output
outputting
pull
input
selection signal
Prior art date
Application number
KR1019950053944A
Other languages
English (en)
Other versions
KR970049550A (ko
Inventor
한종욱
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019950053944A priority Critical patent/KR0164128B1/ko
Publication of KR970049550A publication Critical patent/KR970049550A/ko
Application granted granted Critical
Publication of KR0164128B1 publication Critical patent/KR0164128B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 메모리 및 입/출력 장치등 여러개의 속도가 느린 외부주변 장치들을 사용할 때 다수의 대기 상태를 생성하는 장치에 관한 것으로서, 외부 주변 장치가 요구하는 대기 상태의 수를 설정하기 위한 입력 데이터를 출력하는 풀업/풀다운 스위칭 수단(11); 외부 주변 장치의 선택 신호를 논리곱하여 출력하는 논리곱 게이트 수단(12); 상기 풀업/풀다운 스위칭 수단(11)의 설정된 데이터를 입력받아 활성화된 선택 신호만의 대기 상태 생성에 필요한 데이터를 결정하여 출력하는 먹스(MUX) 수단(13); 상기 먹스(MUX) 수단(13)의 출력 데이터를 입력받아 초기값을 설정하여 주변 장치 선택신호가 입력될 때 카운트를 시작하여 카운트값을 출력하는 카운터 수단(14); 상기 카운터 수단(14)의 출력값을 부정논리합하여 출력하는 부정 논리합 게이트 수단(15); 상기 부정 논리합 게이트 수단(15)의 출력과 출력 Q를 논리합하여 출력하는 논리합 게이트 수단(16); 및 상기 논리합 게이트 수단(16)의 출력을 리셋 단자(_R)에 입력받고, 상기 논리곱 게이트 수단(12)의 출력을 입력 D에 입력받고, 상기 카운터 수단(14)의 케리(CARRY)단자의 출력을 입력받아 대기 상태 출력 신호를 출력하는 플립플롭 수단(17)을 구비하여 여러개의 저속의 외부 주변 장치를 사용할 때 요구되는 삽입할 대기 상태의 수가 많거나 다양한 경우에 발생할 수 있는 하드웨어적인 부담을 줄이고, 속도가 많이 차이가 나는 여러 주변 장치를 동시에 사용해도 원하는 만큼의 대기 상태를 자유로이 설정할 수 있는 효과가 있다.

Description

저속의 외부 주변 장치를 위한 다수의 대기 상태 생성 장치
제1도는 본 발명의 설명을 위한 블럭도.
제2도는 본 발명에 따른 다수의 대기 상태 생성 장치의 개략적인 블럭 구성도.
제3도는 본 발명에 따른 다수의 대기 상태 생성 장치의 일실시예 구성도.
제4도는 본 발명에 따른 다수의 대기 상태 생성 장치의 타이밍도.
제5도는 본 발명에 따른 다수의 대기 상태 생성 장치의 일실시 예시도.
* 도면의 주요부분에 대한 부호의 설명
11 : 풀업/풀다운 스위치 12 : 논리곱 게이트
13 : 먹스(MUX) 14 : 카운터
15 : 부정 논리합 게이트 16 : 논리합 게이트
17 : D-플립플롭 18 : 선택 신호 결정 회로
본 발명은 메모리 및 입/출력 장치등 여러개의 속도가 느린 외부 주변 장치들을 사용할 때 다수의 대기 상태를 생성하는 장치에 관한 것이다.
일반적으로 프로세서의 속도에 비해 주변 장치로 사용하는 입/출력장치나 메모리 등은 속도가 느리므로 외부 장치를 사용하기 위해서는 반드시 대기 상태를 생성하여 주는 회로가 필요하게 된다. 대기 상태를 생성하는 회로는 프로세서의 명령 수행 사이클에 대기 상태를 첨가하여 고속의 프로세서의 명령 수행 사이클에 대기 상태를 첨가하여 고속의 프로세서가 외부 장치의 속도에 맞추어 동작하게 하여 주는 것으로 고속의 프로세서를 사용할 때에는 반드시 필요한 회로가 된다.
그런데 기존에 대기 상태를 첨가하여 주는 방법은 플립플롭을 원하는 대기 상태의 수만큼 연속적으로 연결하여 하는 방법을 많이 사용하며, 또한 저속의 주변 장치를 사용하기 위해 상용으로 나온 대기 상태 생성 칩등이 있다.
플립플롭을 연속적으로 사용하는 경우, 사용하는 외부 주변 장치의 속도가 아주 저속일 경우에는 많은 플립플롭을 연결하여야 하므로 하드웨어적으로 비효율적인 단점이 있다. 또한 대기 생성 칩의 경우 제공되는 대기 상태 수가 제한되어 있으므로 서로 대기 상태의 수가 많이 차이나는 주변 장치들을 동시에 사용할 경우에는 사용에 제한이 있게 되며 사용자가 원하는 대기 상태의 수가 제공되지 않을 수 있으므로 효율적이지 못한 문제점이 있었다.
따라서, 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 본 발명은 여러개의 저속의 외부 주변 장치를 사용할 때 요구되는 삽입할 대기 상태의 수가 많거나 다양한 경우에 발생할 수 있는 하드웨어적인 부담을 줄이고, 속도가 많이 차이가 나는 여러 주변 장치를 동시에 사용해도 원하는 만큼의 대기 상태를 자유로이 설정할 수 있는 저속의 외부 주변 장치를 위한 다수의 대기 상태 생성 장치를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 외부 주변 장치가 요구하는 대기 상태의 수를 설정하기 위한 입력 데이터를 출력하는 풀업/풀다운 스위칭 수단; 외부 주변 장치의 선택 신호를 논리곱하여 출력하는 논리곱 게이트 수단; 상기 풀업/풀다운 스위칭 수단의 설정된 데이터를 입력받아 활성화된 선택 신호만의 대기 상태 생성에 필요한 데이터를 결정하여 출력하는 먹스(MUX)수단; 상기 먹스(MUX)수단의 출력 데이터를 입력받아 초기값을 설정하여 주변 장치 선택신호가 입력될 때 카운트를 시작하여 카운트 값을 출력하는 카운터 수단; 상기 카운터 수단의 출력값을 부정 논리합하여 출력하는 부정 논리합 게이트 수단; 상기 부정 논리합 게이트 수단의 출력과 출력 Q를 논리합하여 출력하는 논리합 게이트 수단; 및 상기 논리합 게이트 수단의 출력을 리셋 단자( R)에 입력받고, 상기 논리곱 게이트 수단의 출력을 입력 D에 입력받고, 상기 카운터 수단의 케리(CARRY) 단자의 출력을 입력받아 대기 상태 출력 신호를 출력하는 플립플롭 수단을 구비한 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
제1도는 본 발명에 따른 다수의 대기 상태 생성 장치를 설명하기 위한 간략화된 블록도로, 입력은 외부 주변 장치를 선택하기 위한 신호들이고, 출력으로는 프로세서의준비 신호(_READY) 단자로 전달되는 최종 출력인 대기 상태 출력 신호로 구성이 된다.
메모리나 입/출력 장치와 같은 외부의 주변 장치를 선택하기 위한 선택 신호가 입력되면 활성화되는 입력 신호 값에 따라 해당된 대기 상태 출력을 얻게 된다. 즉, m개의 신호중 어느 한개가 활성화되면 미리 설정되었던 대기 상태 출력을 얻을 수 있도록 구성한 것이다. 출력은 준비 신호(_READY)로 전달되어 준비 신호(_READY)가 'High'로 유지되는 동안에는 계속하여 대기 상태를 삽입하여 외부 장치 선택 신호를 활성화시키게 된다.
일반적으로 프로세서는 준비 신호(_READY) 단자를 갖고 있으며 외부 장치의 사용시 데이터 교환등을 위한 타이밍 조절에 사용이 된다. 그러므로 준비 신호(_READY)가 'HigH' 상태가 되면 수행 사이클에 대기상태를 삽입하므로서 외부 장치가 동작할 때까지 여유를 주는 것이다.
제2도는 본 발명에 따른 다수의 대기 상태 생성 장치의 개략적인 블록 구성도로서, 도면에서 1은 외부에서 입력이 되는 모든 외부 장치 선택 신호들의 대기 상태 생성을 위한 입력 데이터를 설정하여 주는 데이터 입력부, 2는 입력되는 외부 주변 장치 신호중 활성화된 신호만의 대기 상태 생성을 위한 입력 데이터를 결정하여 출력하는 선택 신호 및 데이터 결정부, 3은 데이터 입력부(1)와 선택 신호 및 데이터 결정부(2)에서 입력받은 데이터로 대기 상태를 생성하는 대기 상태를 생성부를 각각 나타낸다.
데이터 입력부(1)는 여러개의 주변 장치가 요구하는 대기 상태의 수가 다양하므로 선택 신호별로 요구하는 대기 상태를 만족시키기 위해 신호별 필요 데이터를 선택 신호 및 데이터 결정부(2)로 전달하는 기능을 한다.
선택 신호 및 데이터 결정부(2)는 입력되는 주변 장치 선택 신호중 활성화된 신호만의 데이터, 즉 상기 데이터 입력부(1)에서 활성화된 신호의 입력 데이터로 할당되었던 데이터를 선택하여 주는 기능을 한다.
대기 상태 생성부(3)는 상기 선택 신호 및 데이터 결정부(2)에서 출력되는 데이터 값을 사용하여 대기 상태를 생성하며 생성되는 대기 상태의 수는 23개가 된다.
제3도는 본 발명에 따른 다수의 대기 상태 생성 장치의 일실시예 구성도로서, 11은 풀업/풀다운 스위치, 12는 논리곱 게이트, 13은 먹스(MUX), 14는 카운터, 15는 부정 논리합 게이트, 16은 논리합 게이트, 17은 D-플립플롭, 18은 선택 신호 결정 회로를 각각 나타낸다.
풀업/풀다운 스위치는(11)는 외부 주변 장치가 요구하는 대기 상태의 수를 다 만족시키기 위해 필요한 입력 데이터를 설정하여 준다. 즉, 대기상태를 생성하는데 필요한 데이터가 n비트이고, 사용하는 외부 장치의 수가 m개라면 총 m x n비트의 데이터를 설정하여 주어야 한다. 프로그램을 사용하여 입력 데이터를 결정하는 경우에는 래치등을 사용하여도 된다.
먹스(MUX)(13)는 입력되는 주변 장치의 신호중 활성화된 선택 신호만의 대기 상태 생성에 필요한 데이터를 결정하여 준다. 풀업/풀다운 스위치(11)에서 입력된 데이터중 활성화된 신호의 n비트를 결정하여 n비트 카운터(14)로 출력하여 필요한 대기 상태를 생성하게 한다. 풀업/풀다운 스위치(11)에서 입력되는 데이터중 필요한 데이터를 결정하는 것은 선택신호 결정 회로(18)에 의하여 이루어지며 상기 선택 신호 결정 회로(18)는 주변 장치 선택 신호를 입력으로 게이트 조합으로 구성이 된다.
먹스(MUX)(13)는 3상태(State)의 출력을 갖는 것으로 구성하였으며 입력 _ G는 대기 상태를 필요로 하는 모든 외부 주변 장치의 선택 신호를 논리곱 게이트(12)를 통해 논리곱하여 사용한다.
풀업/풀다운 스위치(11)에서 입력되는 m x n 비트의 데이터는 선택신호 결정 회로(18)와 입력 _G에 의하여 n 비트 데이터로 선택 결정되어 n비트 카운터(14)로 전달된다.
n 비트 카운터(14)는 상기 먹스(MUX)(13)에서 입력받은 데이터로 카운터의 초기 값을 설정하여 주변 장치 선택 신호가 대기 상태 생성 회로에 입력될 때 카운트를 시작하게 되며 카운트하는 수는 23이 된다. 주변장치 선택 신호가 입력되기 전에는 n 비트 카운터(14)가 클리어(Clear)상태를 유지하ㅔ 되므로 출력 데이터(Q1 ~ Qn)는 모두 'Low' 상태를 유지하게 되나 주변 장치 선택 신호가 입력되며 D-플립플롭(17)의 출력 Q가 'Low' 상태가 되므로 n비트 카운터(14)의 로드(LOAD)입력이 활성화되어 카운트가 시작이 되게 된다.
카운트 동작이 시작되면 n비트 카운터(14)의 출력(Q1 ~ Qn)을 부정 논리합 게이트(15)를 통해 부정 논리합하여 D-플립플롭(17)의 출력 Q와 함께 논리합 게이트(16)를 통해 논리합하여 D-플립플롭(17)의 리셋( R) 단자를 활성화시키므로 카운트 동작 시작과 함께 출력 Q가 'Low'상태를 유지하게 된다.
그러므로 D-플립플롭(17)은 입력되는 주변 장치 선택 신호를 n 비트 카운터(14)가 카운트 동작을 수행하는 동안에 계속 활성화 상태를 유지하도록 출력에 대기 상태 삽입을 요구하는 신호를 출력하게 된다.
n 비트 카운터(14)는 먹스(MUX)(13)에서 입력된 데이터 만큼 카운트를 하여 출력(Q1 ~ Qn)이 모두 'Low' 상태가 되면 부정 논리합 게이트(15)를 통하여 D-플립플롭(17)의 리셋( R) 단자를 비활성화시키고, 동시에 n비트 카운터(14)의 CARRY에서 'Low' 펄스가 출력되므로 D-플립플롭(17)의 출력 Q는 'High' 상태로 반전되게 된다.
출력 _Q의 상태는 n 비트 카운터(14)의 로드(LOAD) 단자로 피드백이 됨으로 n 비트 카운터(14)의 상태는 클리어(Clear) 상태가 되게 한다.
주변 장치 선택 신호가 D-플립플롭(17)으로 입력되면 카운터가 동작하는 동안에 D-플립플롭(17)의 출력 Q는 'Low' 상태를 유지하게 되어 프로세서의 준비 신호( READY) 단자로 전해지는 최종 출력 신호도 계속 'High' 상태를 유지하게 되므로 이 동안에는 프로세서가 메모리 및 입/출력 관련 사이클에 게속하여 대기 상태를 삽입함으로 주변 장치 선택 신호를 계속 'Low'상태가 되게 하는 것이다.
D-플립플롭(17)에 입력이 되는 주변 장치 선택 신호는 다른 선택 신호와 함께 논리곱 게이트(12)로 함께 입력되어 활성화된 선택 신호에 약속된 대기 상태를 부여한다.
제4도는 제3도에서 설명한 본 발명에 따른 대기 상태 생성 장치의 타이밍도를 나타낸다.
외부 주변 장치 선택 신호(_CS)가 'Low' 상태가 되면 n비트 카운터(14)의 로드(( LOAD) 입력이 'High' 상태가 됨으로 카운트 동작을 시작하게 된다. 동시에 D-플립플롭(17)의 출력 Q가 'Low' 상태로 되어 부정 논리합 게이트(15)의 출력과 함께 논리합 게이트(16)를 통해 D-플립플롭(17)의 입력 단자 R을 활성화시키게 된다. 그러므로 카운트 동작이 계속되는 동안에 D-플립플롭(17)의 출력 Q은 계속 'High' 상태가 되므로 프로세서의 READY 단자도 또한 'High' 상태가 유지되게 된다.
그러므로 계속적으로 대기 상태가 삽입이 되어 입력되었던 선택 신호( CS)는 계속 'Low' 상태를 유지하게 되는 것이다.
카운트 동작이 종료가 되면 즉, n비트 카운터(14)의 내용이 '0'이 되면 CARRY 신호를 발생하고, 부정 논리합 게이트(15)의 출력도 'High'상태가 됨으로 D-플립플롭(17)의 출력 Q는 'Low' 상태가 되어 대기 상태 삽입 요구를 중지하게 되는 것이다.
제5도는 제3도에서 설명하였던 구성도의 일실시예로서, 외부 주변 장치를 2개 사용한 경우를 나타낸다.
제5도의 본 발명의 일실시 예시도에서, 21은 풀업/풀다운 스위치, 22는 논리곱 게이트, 23은 먹스(MUX)인 74257 칩, 24는 4비트 카운터인 74193 칩, 25는 부정 논리합 게이트, 26은 논리합 게이트, 27은 D-플립플롭인 7474 칩을 각각 나타낸다.
풀업/풀다운 스위치(21)에서 4비트씩 나누어 입력 데이터를 필요한 대기 숫자에 맞추어 설정한다. 즉, 1A - 4A까지는 선택 신호 #1을 위한 입력 데이터, 1B - 4B 까지는 선택 신호 #2를 위한 입력 데이터가 되도록 데이터 버스를 연결한다. 풀업/풀다운 스위치(21) 대신 래치를 연결, 프로그램을 사용하여 4비트 카운터인 74257 칩(23)의 입력을 설정할 수도 있다.
74257 칩(23)은 풀업/풀다운 스위치(21)에서 입력된 데이터들을 외부 주변 장치 선택 신호중 활성화된 신호로 4비트를 결정하여 출력한다. 이때, 선택은 주변 장치 선택 신호 #1을 사용하며 주변 장치 선택 신호 #1이 'Low'이면 74257 칩(23)의 입력 1A - 4A의 데이터가 출력이 되고, 'High'이면 1B - 4B의 데이터가 출력된다.
그리고 논리곱 게이트(22)의 결과를 이용하여 74257(23)의 입력 G를 제어한다.
4비트 카운터인 74193 칩(24)은 상기 먹스인 74257 칩(23)에서 입력된 4비트 데이터로 카운트를 하게되며, 카운트 시작은 D-플립플롭인 7474 칩(27)의 출력 Q에 의하여 결정된다. 논리곱 게이트(22)를 통하여 D-플립플롭인 7474 칩(27)의 입력 D로 활설화 신호가 입력되면 풀업/풀다운 8비트 스위치(21)에서 설정된 데이터로 카운트를 하게되며, 카운트 데이터가 '0'이되면 4비트 카운터인 74193 칩(24)의 CARRY가 발생되어 D-플립플롭인 7474 칩(27)의 출력 Q를 'Low'상태가 되게 하므로 프로세서는 준비 신호( READY)를 감지하여 외부 장치 선택 신호를 'High'로 하여 출력하게 된다.
따라서, 상기와 같이 구성되어 동작하는 본 발명은 수행 사이클에 삽입할 대기 상태의 수를 많이 필요로 하는 여러개의 저속 메모리 및 입/출력 장치를 고속의 프로세서에 연결하여 사용하는 경우, 기존의 방법은 하드웨어적인 부담이 너무 큰 단점이 있었으나 하드웨어적으로 간단하게 구현할 수 있고, 또한 대기 상태 생성 칩으로 개발된 소자는 제한된 대기 상태만을 제공하므로 사용에 융통성이 없으나 본 발명에 의한 방법은 계산에 의해서 출력되는 대기 상태를 마음대로 생성 및 조절할 수 있고, 서로간 속도의 차이가 많이 나는 여러 주변 장치를 동시에 사용해도 대기 상태의 설정 등이 자유롭게 이루어질 수 있는 효과가 있다.

Claims (3)

  1. 외부 주변 장치가 요구하는 대기 상태의 수를 설정하기 위한 입력 데이터를 출력하는 풀업/풀다운 스위칭 수단(11); 외부 주변 장치의 선택 신호를 논리곱하여 출력하는 논리곱 게이트 수단(12); 상기 풀업/풀다운 스위칭 수단(11)의 설정된 데이터를 입력받아 활성화된 선택 신호만의 대기 상태 생성에 필요한 데이터를 결정하여 출력하는 먹스(MUX) 수단(13); 상기 먹스(MUX) 수단(13)의 출력 데이터를 입력받아 초기값을 설정하여 주변 장치 선택신호가 입력될 때 카운트를 시작하여 카운트 값을 출력하는 카운터 수단(14); 상기 카운터 수단(14)의 출력값을 부정 논리합하여 출력하는 부정 논리합 게이트 수단(15); 상기 부정 논리합 게이트 수단(15)의 출력과 출력 Q를 논리합하여 출력하는 논리합 게이트 수단(16); 및 상기 논리합 게이트 수단(16)의 출력을 리셋 단자( R)에 입력받고, 상기 논리곱 게이트 수단(12)의 출력을 입력 D에 입력받고, 상기 카운터 수단(14)의 케리(CARRY) 단자의 출력을 입력받아 대기 상태 출력 신호를 출력하는 플립플롭 수단(17)을 구비한 것을 특징으로 하는 다수의 대기 상태 생성 장치.
  2. 제1항에 있어서,다수의 외부 주변 장치 선택 신호를 입력받아 선택 신호를 결정하여 상기 먹스(MUX) 수단(13)에 선택 신호를 출력하는 선택 신호 결정 수단(18)을 더 구비한 것을 특징으로 하는 다수의 대기 상태 생성 장치.
  3. 제1항에 있어서, 상기 풀업/풀다운 스위칭 수단(11)을 프로그램을 사용하여 제어할 수 있는 래치 수단으로 구성한 것을 특징으로 하는 다수의 대기 상태 생성장치.
KR1019950053944A 1995-12-22 1995-12-22 저속의 외부 주변 장치를 위한 다수의 대기 상태 생성 장치 KR0164128B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950053944A KR0164128B1 (ko) 1995-12-22 1995-12-22 저속의 외부 주변 장치를 위한 다수의 대기 상태 생성 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950053944A KR0164128B1 (ko) 1995-12-22 1995-12-22 저속의 외부 주변 장치를 위한 다수의 대기 상태 생성 장치

Publications (2)

Publication Number Publication Date
KR970049550A KR970049550A (ko) 1997-07-29
KR0164128B1 true KR0164128B1 (ko) 1998-12-15

Family

ID=19442772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950053944A KR0164128B1 (ko) 1995-12-22 1995-12-22 저속의 외부 주변 장치를 위한 다수의 대기 상태 생성 장치

Country Status (1)

Country Link
KR (1) KR0164128B1 (ko)

Also Published As

Publication number Publication date
KR970049550A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US5175819A (en) Cascadable parallel to serial converter using tap shift registers and data shift registers while receiving input data from FIFO buffer
US4503490A (en) Distributed timing system
US4519028A (en) CPU with multi-stage mode register for defining CPU operating environment including charging its communications protocol
KR100660448B1 (ko) 프로그램 가능한 대기 상태를 갖는 마이크로프로세싱 장치
EP0702307A1 (en) Multibus dynamic arbiter
EP0180196B1 (en) Programmable counter/timer device
US4509120A (en) Variable cycle-time microcomputer
US4682282A (en) Minimum latency tie-breaking arbitration logic circuitry
US5325521A (en) Wait control device
US7013404B2 (en) Semiconductor integrated circuit characterized by timing adjustment of clock switching control
US5579492A (en) Data processing system and a method for dynamically ignoring bus transfer termination control signals for a predetermined amount of time
US4435757A (en) Clock control for digital computer
US5463756A (en) Memory control unit and associated method for changing the number of wait states using both fixed and variable delay times based upon memory characteristics
EP0132161A2 (en) Apparatus for controlling a plurality of interruption processings
US4853848A (en) Block access system using cache memory
US4819211A (en) Microcomputer system for high speed address translation
KR100238869B1 (ko) 버스트 모드 신호를 제공하기 위한 반도체 메모리 장치
KR930008042B1 (ko) 마이크로 콘트롤러 유닛
US5089955A (en) Programmable counter/timer device with programmable registers having programmable functions
US5467454A (en) Bus use request adjusting apparatus allowing changing priority levels
US5633816A (en) Random number generator with wait control circuitry to enhance randomness of numbers read therefrom
KR0164128B1 (ko) 저속의 외부 주변 장치를 위한 다수의 대기 상태 생성 장치
US4398247A (en) Control device for directing execution of forced operations in a data processing system
US4568841A (en) Flexible timing circuit
US5539916A (en) DMA control for continuing transfer to input/output device in a cycle steal mode

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090701

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee