JPH04145623A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04145623A
JPH04145623A JP27003090A JP27003090A JPH04145623A JP H04145623 A JPH04145623 A JP H04145623A JP 27003090 A JP27003090 A JP 27003090A JP 27003090 A JP27003090 A JP 27003090A JP H04145623 A JPH04145623 A JP H04145623A
Authority
JP
Japan
Prior art keywords
film
gas
tantalum
wafer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27003090A
Other languages
English (en)
Inventor
Kazuo Maeda
和夫 前田
Toku Tokumasu
徳 徳増
Hiroko Nishimoto
西本 裕子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Process Laboratory Co Ltd
Original Assignee
Semiconductor Process Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Process Laboratory Co Ltd filed Critical Semiconductor Process Laboratory Co Ltd
Priority to JP27003090A priority Critical patent/JPH04145623A/ja
Publication of JPH04145623A publication Critical patent/JPH04145623A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 ・産業上の利用分野 ・従来の技術 ・発明が解決しようとする課題 ・課題を解決するための手段 ・作用 ・実施例(第1図〜第6図) ■第1の実施例 ■第2の実施例 ■第3の実施例 ■第4の実施例 発明の効果 [産業上の利用分野] 本発明は、半導体装置の製造方法に関し、更に詳しく言
えば、酸化タンタル(丁azOs )膜の形成方法を含
む半導体装置の製造方法に関する。
近年、V L S I (Very Large 5c
ale Integrated C1rcuit ) 
、特にDRAMにおいては微細化及び高密度化のため、
各セル内に単位面積当たりの容量値の大きいキャパシタ
を形成する必要が有り、■キャパシタ絶縁膜の薄膜化 ■キャパシタの立体化 ■キャパシタ絶縁膜として高誘電率の薄膜の使用 ■■〜■の併用 等の考えに基づいて、 ■平面キャパシタ ■三次元折れ曲がりキャパシタ ■スタックドキャパシタ ■二重トレンチキャパシタ ■SiO□膜/Si3N、膜からなる二重層、 5i(
h膜/5isNa膜/SiO2膜からなる三重層など多
層のキャパシタ絶縁膜を有するキャパシタ ■特殊形状キャパシタ(ポリシリコン膜の形状工夫によ
る) 等のキャパシタが具体化されている。今後、半導体装置
の更なる微細化及び高密度化のための1つの方法として
、上記の5tsL膜(7程度の比誘電率を有する)より
一層高誘電率の薄膜、例えば酸化タンタル(Taxes
 )膜(40〜50の比誘電率を有する)を用いること
が注目されている。
〔従来の技術] 従来、酸化タンタル(Tag’s ) Mlの作成方法
として、以下のような方法がある。即ち、(1)物理的
方法として、 ■真空蒸着 ■スパッタリング 0反応性スパッタリング があり、 (2)化学的方法として、 ■金属タンタル膜の陽極酸化 ■金属タンタル膜の熱酸化 ■CVD法 (イ)温度約800℃の条件でTa (OR) sを熱
分解して反応生成物を堆積する。但し、ORはアルコキ
シル基を示す。
(ロ)温度約800°Cの条件でTaC1,を熱酸化し
て反応生成物を堆積する。
■プラズマCV D (Che+*tcal Vapo
r Depositi。
n)法 プラズマ化されたTaCl5−01混合ガス中、温度約
400℃の条件で反応生成物を堆積する。
■光CVD法 Ta(OR)s−0□混合ガスに紫外線を照射し、温度
約300 ’Cの条件で反応生成物を堆積する。
がある。
〔発明が解決しようとする課題〕
しかし、上記の物理的方法では、 ■膜厚の均一性を保持できない。又はステップカバレー
ジがよくない。
■被着されるべき粒子の物理的な堆積による膜形成のた
めパーティクルが発生し、これにより酸化タンタル膜に
ピンホールその他の欠陥が生し、従って、酸化タンタル
膜を介してのリークを流が大きい。
■イオン粒子による衝突のため下地基板にダメージを与
える。
という問題があり、 また、化学的方法では、 ■反応生成物の堆積による膜形成のため下地基板又は下
地膜への密着性等がよくない。
■反応生成物の堆積による膜形成のためパーティクルが
発生し、これにより酸化タンタル膜にピンホールその他
の欠陥が生じ、従って、酸化タンタル膜を介してのリー
ク電流が大きい。
■形成温度が高いため、形成された酸化タンタル膜と下
地基板又は下地膜との間に熱歪みが生じ易い等熱的な安
定性に乏しい(熱酸化法、CVD法)。
■形成温度が高いため、酸化タンタル膜が結晶化し、酸
化タンタル膜を介してのリーク電流が大きい(熱酸化法
、CVD法)。
■イオン粒子による衝突のため下地基板にダメージを与
える(プラズマCVD法)。
■形成レートが遅いため量産性に不向きである(陽極酸
化法、光CVD法)。
■膜質の安定性や均質性が保持できない(光CVD法)
という問題がある。
本発明は、かかる従来の問題点に鑑みてなされたもので
、膜質の向上や下地基板又は下地膜との密着性の向上を
図り、かつ下地基板又は下地膜へのダメージの発生の防
止やパーティクルの発生の低減を図り、更に量産性を保
持することができる半導体装置の製造方法を提供するこ
とを目的とするものである。
〔課題を解決するための手段〕
上記課題は、第1に、タンタルのアルコキシ化合物(丁
a(OR)s;OR:アルコキシル基)とオゾンとの混
合ガス中で被形成物を加熱することにより、被形成物上
に酸化タンタル(TazOs )膜を形成することを特
徴とする半導体装置の製造方法によって達成され、 第2に、第1の発明に記載のタンタルのアルコキシ化合
物がタンタルペンタメソキサイド(Ta(OCHz)s
 ) 、タンタルペンタエトキサイド(Ta (OCz
Hs)%)又はタンタルペンタプロポキサイド(Ta 
(OCJt) s )であることを特徴とする半導体装
置の製造方法によって達成され、 第3に、第1の発明或いは第2の発明に記載の被形成物
の加熱温度を300〜500℃とすることを特徴とする
半導体装置の製造方法によって達成され、 第4に、キャパシタ絶縁膜として或いは絶縁ゲート型電
界効果(MIS)トランジスタのゲート絶縁膜として、
第1の発明、第2の発明或いは第3の発明のいずれかに
記載の方法により酸化タンタル(TazOs )膜を形
成することを特徴とする半導体装置の製造方法によって
達成され、第5に、請求項1.第1の発明、第2の発明
或いは第3の発明のいずれかに記載の方法を含む製造方
法により酸化タンタル(TazOs )膜とSiO□膜
とを重ねて2層以上の膜を形成することを特徴とする半
導体装置の製造方法によって達成され、第6に、キャパ
シタ絶縁膜として或いは絶縁ゲート型電界効果(MIS
)トランジスタのゲート絶縁膜として第5の発明に記載
の方法により2層以上の膜を形成することを特徴とする
半導体装置の製造方法によって達成される。
〔作用〕
本願の製造方法では、例えば減圧下又は常圧下、Taの
アルコキシ化合物、例えばタンタルペンタメツキサイド
(Ta(OCI(x)s ) 、 タンタルペンタエト
キサイド(Ta(OC2H5)5)又はタンタルペンタ
プロポキサイド(Ta (OCJ7) s )とオゾン
との混合ガスをチャンバ内に導入し、ウェハ(被形成物
)を温度300〜400℃で加熱して混合ガスを反応さ
せた。
その結果、約12O0〜2O00人/ m i nと大
きい成長レートで無定形の酸化タンタル膜をウェハ上に
成長することができた。
以上のように、本発明の半導体装置の製造方法によれば
、低温で酸化タンタル膜が高速成長する。
これはオゾンが分解して生しる活性度の高い発生機の酸
素が関係しているためと考えられる。従って、形成され
た酸化タンタル膜とウェハとの間に熱歪みが住じるのを
抑制することができる。また、成長レートが大きいので
、優れた量産性を保持することができる。
更に、を機シラン(T E OS )  03反応によ
る酸化膜の形成と同様に、表面反応により酸化タンタル
膜がウェハの表面に形成されるので、下地基板又は下地
膜との間の密着性を向上させ、かつパーティクルの発生
を防止することができる。
また、別の調査により、形成された酸化タンタル膜は次
のような特長を有することが確認できた。
即ち、 ■イオン粒子による衝突がないので、ウェハへのダメー
ジが生じない。
■有機シラン(TE01)−03反応による酸化膜の形
成と同様に、ウェハ上に形成された溝でのステップカバ
レージが良い。
■パーティクルの発生を防止することができ、かつ形成
された酸化タンタル膜中にはカーボン等の不純物を含ま
ないので、ウェハ上に形成された酸化タンタル膜にはピ
ンホールが少な(、また、低温成長なので、酸化タンタ
ル膜は無定形のまま保持される。従って、酸化タンタル
膜を介してのリーク電流が小さい。
更に、このような方法を含む半導体装置の製造方法によ
りSiO□膜とTaxes II!とを重ねて2層以上
の膜を形成すると、更に膜質の良い多層絶縁膜を得るこ
とができる。
特に、上記のTaxes膜や2層以上の膜を用いて、例
えばDRAMのキャパシタを作成すると、TazO5膜
を無定形のまま、かつ熱歪みの少ない状態で保持でき、
更にパーティクルの発生も低減できるので、Taxes
膜や2層以上の膜を介してのリーク電流を低減できる。
更に、イオン粒子の衝突によるウェハへのダメージの発
生を防止することができるので、リーク電流の少ない等
特性のよいDRAMを作成することができる。これによ
り、キャパシタの蓄積電荷を有効に利用できる。
また、短時間に、かつ容易にキャパシタ絶縁膜を形成す
ることができるので、量産性に優れている。更に、単位
面積当たりの容量を増やすことができるので、キャパシ
タの微細化、ひいてはDRAMの高密度化を図ることが
できる。
更に、上記のTa、O,膜や2層以上の膜を用いて、M
ISトランジスタのゲート絶縁膜を形成すると、単位面
積当たりの容量を増やすことができるので、相互コンダ
クタンス(gm)を大きくできる。
〔実施例〕
以下、図面を参照しながら本発明の実施例について説明
する。
■本発明の第1の実施例 第5図は本発明の第1の実施例の酸化タンタル膜の形成
方法を説明するための常圧CVD装置の構成図である。
同図において、符号lは酸化タンタル膜の成長を行うチ
ャンバ、2はチャンバl内に反応ガスを導入するための
ガス導入口、3はガス導入口2と接続され、ウェハ載置
台の上部に設けられたガスシャワー、4はヒータになっ
ているウェハ載置台、5は被形成物としてのウェハ(被
形成物)、6は反応ガスの排出口である。7はペンタエ
トキシタンタル又はタンタルペンタエトキサイド(Ta
 (OCzHs)s)液体の入れられた容器、8は容器
7を一定の温度に加熱するためのサーモスタット付ヒー
タ、9は酸素(0□)ガスをオゾン(0,)に変換する
オゾン発生器である。
また、10aは反応ガスをチャンバ1に導くためのガス
配管、10bはキャリアガスとしての窒素ガスをガス配
管10aに導くためのガス配管、lOcは酸素ガスをオ
ゾン発生器9に送り、オゾン発生器9から出てくるオゾ
ン(Ol)をガス配管10aに導くガス配管、10eは
窒素ガスを容器7に送るガス配管、10dは容器7から
出てくるTa (OCzHs) sを含む窒素ガスをガ
ス配管10aに導くガス配管である。
更に、llaはガス配管10bに設けられたガスの通流
/停止を調整するバルブ、llb、 IICはオゾン発
生器9の@後に設けられたバルブ、II(Iはガス配管
10dに設けられたバルブ、lieはガス配管10eに
設けられたバルブ、12a−12cはそれぞれガス配管
10 b 、 10 c 、 10 e中を流れる窒素
ガスや酸素カスの流量を調整するマスフローコントロー
ラである。
次に、このような常圧CVD装置により本発明の第1の
実施例のSi基板上に酸化タンタル膜を形成する方法に
ついて第1図(a)、(b)、第5図を参照しながら説
明する。
まず、第5図に示す常圧CVD装置のウェハ載置台4上
に第1図(a)に示すSi基板(ウェハ:被形成物)5
を載置する。いま、ウェハ載置台4の内部に設けられた
ヒータにより、ウェハ載置台4が温度的350°Cに加
熱されている。
続いて、温度的60°Cに加熱されたペンタエトキシタ
ンタル又はタンタルペンタエトキサイド(Ta(OCz
Hs)s)溶液に流量4SLMの窒素(N2)ガスを通
して、Ta (OCJs) sを含ませ、ガス配管10
aに送るとともに、流量約3SLMの酸素(0□)ガス
をオゾン発生器9に送り、このうち約5%をオゾン(0
,)に変換してガス配管10aに送る。
更に、流量約1105Lの窒素(N2)ガスからなるキ
ャリアガスをガス配管10aに送り、これらのガスをチ
ャンバ1のガス導入口2よりガスシャワー3に導く、そ
の結果、Ta(OCJs)s/ Ch混合ガスがN2キ
ャリアガスとともにガスシャワー3からウェハ5上に降
り注ぐ、 Ta(OCzHs)s/ Os混合ガスは温
度上昇しているウェハ5の表面で互いに反応し、無定形
のTa2O5膜15が形成される(第1図(b))、こ
のとき、低温にもかかわらず成長レートはかなり速く約
12O0人/la i nとなっている。これはオゾン
が分解して生じる活性度の高い発生期の酸素が関係して
いるためと考えられる。従って、この状態を数十秒保持
すると、例えばキャパシタ絶縁膜の膜厚として必要な膜
厚約600人の無定形のTa2O5 M 15がウェハ
5上に形成される。
このようにして形成されたTaz05膜15の組成その
他を赤外吸収スペクトル法により調べたが、組成はTa
zOs膜として既に報告されているものと一致した。ま
た、Ta2O5膜15中には水分やOH基、或いはカー
ボン等が検出されず、膜質の良いものが得られた。
以上のように、本発明の第1の実施例のTag’s膜の
作成方法によれば、低温でTa、05膜15が高速成長
するので、形成されたTむ0.膜15とウェハ5との間
に熱歪みが生じるのを抑制することができる。また、成
長レートが大きいので、量産性を保持することができる
更に、有機シラン(TE01)−03反応による酸化膜
の形成と同様に、Ta2O5膜15が表面反応によりウ
ェハ5の表面に形成されるので、ウェハとの間の密着性
を向上させ、かつパーティクルの発生を防止することが
できる。
また、上記のようにパーティクルの発生を防止すること
ができ、かつウェハ5上に形成されたTa2O、膜15
の膜質が良いので、Ta2O5膜15にはピンホールが
少なく、また、低温成長なので、Tatos W L 
5は無定形のまま保持される。これにより、丁a□05
115を介してのリーク電流が小さい。
更に、イオン粒子による衝突がないので、ウェハ5への
ダメージが生じない。
なお、第1の実施例では、タンタルのアルコキサイドと
してタンクルペンタエトキサイド(Ta(OC2H5)
5)を用いているが、他のタンタルのアルコキサイド、
即ちタンタルペンタメソキサイド(Ta(OCL)s 
) 、タンタルペンタプロポキサイド(Ta(OC3H
7)5)を用いることができる。
なお、第1の実施例では、常圧下でTag’s膜15の
形成を行っているが、減圧下でも可能である。
■本発明の第2の実施例 次に、酸化タンタル膜をSiO□膜により挟んだ=重層
絶縁膜を形成する方法について第2図(a)。
(b)、第6図を参照しながら説明する。
第6図は、第2の実施例に用いられる常圧C■D装置の
構成図で、第5図と異なるところは有機シラン(TE0
1)溶液を入れた容器13がガス配管10aに更に接続
されていることである。
第6図において、図中符号13は有機シラン(TE01
)?8液を入れた容器、14は有機シラン(TE01)
溶液を一定の温度に加熱するサーモスタット付のヒータ
、logは窒素ガスを有機シラン(TE01)溶液を入
れた容器12に導くガス配管、10fは容器13から出
てくる有機シラン(TE01)を含む窒素ガスをガス配
管IQaに導くためのガス配管、11f、l1gはそれ
ぞれガス配管10f、Logに設けられたバルブ、12
dはガス配管10gに設けられた、窒素ガス流量を調節
するマスフローコントローラである。なお、図中他の符
号は第1図と同じ符号で示すものは第1図と同じものを
示している。
まず、このようなCVD装置のウェハ載置台4上に載置
し、ウェハ載置台4の内部に設けられたヒータにより、
ウェハ(被形成物)5を温度約400℃に加熱する。
次に、バルブl1gを開けて窒素ガスをヒータ14によ
り温度65°Cに加熱された有機シラン(TE01) 
溶液内に送り、バブリングする。そして、容器13から
でてくる反応ガスとしてのを機シラン(T E OS 
)を含む窒素ガスをガス配管10aに送るとともに、オ
シん発生器9により形成されたO、ガスをガス配管10
aに送って混合し、この混合ガスをガス配管10aによ
りチャンバ1内に導くと、ガスシャワー3から混合ガス
がウェハ5上に降下する。これにより、良く知られたT
E01−0、反応がウェハ5上で起こり、うエバ5上に
5iOt膜16が形成される(第2図(b))。
次に、バルブllf、l1gを閉めるとともにバルブl
id、lieを開け、ウェハ5の温度を下げ、約350
°Cになるように加熱するや続いて、第1の実施例と同
様にしてTa(OCJs) sを含む窒素ガスと01ガ
スとを混合し、この混合ガスをガス配管10a−ガスシ
ヤワー3を通過させてウェハ5上に導くと、混合ガスは
5j(h膜16の表面で互いに反応し、約12O0人/
−4nの成長レートで無定形のTazOs膜17が形成
され始める。そして、この状態を数十秒保持すると、膜
厚約600人の無定形のTaJs膜17が5jOztl
# 16上に形成される(同図(b))。
次いで、バルブ11d、11eを閉めるとともに、再び
、バルブllf、I1gを開けてウェハ5を温度約40
0℃に加熱する。続いて、有機シラン10゜混合ガスを
ガス配管10a−ガスシャワー3を通過させてチャンバ
1内のウェハ5上に導き、Taxes膜17上で反応を
起こさせてTaxes膜17上にSiO□膜18膜形8
すると、5to2膜16/Taxes膜17/SiOオ
膜18からなる三重層絶縁膜26が作成される(同図(
C))ゆ 以上のように、第2の実施例の製造方法によれば、Si
ng膜16 / TazOs H17/ 5iOt膜1
8からなる一層膜質の良い三重層絶縁膜26を反応ガス
の切替えにより容易に作成することができる。
ナオ、第2の実施例では、Sing膜16 /TaZO
5膜17 / 5iOzlli 18の形成を常圧下で
行っているが、減圧下でも可能である。
また、三重層絶縁膜を形成しているが、5iOz膜とT
a、O@膜とからなる二重層絶縁膜その他多層絶縁膜の
形成が可能である。
更に、 ■本発明の半導体装置への適用例 (イ)第3の実施例 第3図(a)〜(c)は本発明の第1の実施例の製造方
法をDRAMのキャパシタの製造方法に適用した第3の
実施例について説明する断面回である。
同図(a)において、符号5は直径約6インチのSi基
板(ウェハ) 、2Oa 、 2Obはゲート絶縁膜、
21a、21bはゲート絶縁膜2Oa、2Ob上のゲー
ト電極(ワード線)、22a〜22cはゲート電極21
a。
21bの両側のSi基板19に形成されたS / D 
fJ域層、23a、23bはゲート電極21a、21b
を被覆する絶縁膜、24はS/D頭域層22bと接続す
るビット線、25はビット線24を被覆するSiO□膜
からなる絶縁膜、26a、26bはそれぞれS / D
 SJI域層22a、22cと接続されたポリシリコン
膜からなるストレージノードである。
まず、上記のSi基板(ウェハ)5を、第5図に示す常
圧CVD装置のウェハ載置台4上に載置し、ウェハ載置
台4の内部に設けられたヒータにより、ウェハ5を温度
約350°Cに加熱する。
続いて、第1の実施例の場合と同様にしてTa (OC
Js)s10s10ガスをウェハ5上に導くと、混合ガ
スはポリシリコン)1926 a 、 26 bの表面
で互いに反応し、約12O0人/ II j nの成長
レートで無定形のTazOs 11127が形成され始
める。そして、この状態を数十秒保持すると、キャパシ
タ絶縁膜の膜厚として必要な膜厚約600人の無定形の
Ta、05膜27がポリシリコン膜26a、26bの表
面に形成される。これにより、第3図(b)に示すよう
に、ストレージノード26a、26bを被覆してキャパ
シタ絶縁膜27が形成される。このTazOs膜27は
膜上7知られた有機シラン(TE01)−0,反応によ
り形成される酸化膜と同様に、凹凸の段差部でのステッ
プカバレージが良い。
次いで、ポリシリコン膜からなるセルプレート28を形
成する。その後、PSG膜からなるカバー絶縁膜29を
形成するとDRAMが完成する(第3図(c))。
このようにして形成されたDRAMによれば、キャパシ
タ絶縁膜としてのTa、O,膜27の比誘電率は40〜
50と5ixNa膜の7倍程度大きいので、キャパシタ
の単位面積当たりの容量は大きい、従って、キャパシタ
の微細化、ひいてはDRAMの高密度化を図ることがで
きる。
以上のように、本発明の第3の実施例のDRAMのキャ
パシタへの適用例によれば、Ta*Os膜27を無定形
のまま、かつ熱歪みの少ない状態で保持でき、更にパー
ティクルの発生も低減できるので、Taxes膜27を
介してのリーク電流を低減できる。更に、イオン粒子の
衝突によるSi基板5へのダメージの発生を防止するこ
とができるので、リーク電流の少ない等特性のよいDR
AMを作成することができる。これにより、キーヤパシ
タの蓄積電荷を有効に利用できる。
また、短時間に、かつ容易にキャパシタ絶縁膜27を形
成することができるので、量産性に優れている。
なお、上記の第3の実施例では、本発明の方法をDRA
Mのキャパシタの作成する場合に適用しているが、MI
Sトランジスタのゲート絶縁膜を形成する場合にも適用
することができる。これにより、上記の作用効果の他に
、単位面積当たりの容量を増やすことができるので、相
互コンダクタンス(gm)を大きくできる。
(ロ)第4の実施例 第4図(a)〜(c)は本発明の第2の実施例の製造方
法をDRAMのキャパシタの製造方法に適用した第4の
実施例について説明する断面図である。
まず、同図(a)に示すような、第3図(a)に示す第
3の実施例と同じSi基板(ウェハ)5を、第6図に示
す常圧CVD装置のウェハ載置台4上に載置し、ウェハ
載置台4の内部に設けられたヒータにより、ウェハ5を
温度約400″Cに加熱する。
次に、反応ガスとしての有機シラン(TE01)10コ
混合ガスをチャンバ1内のウェハ5上に導き、よく知ら
れたTE01−0.反応によりウェハ5上にSiO□l
!30を形成する(同図(b))。
次に、ウェハ5の温度を下げ、約350°Cになるよう
に加熱するとともに、Ta(OCJs)s/○、混合ガ
スに切り換え、第1の実施例と同様にして混合ガスをウ
ェハ5上に導くと、混合ガスはSiO□膜30の表面で
互いに反応し、約12O0人/■inの成長レートで無
定形のTa、O,膜31が形成され始める。
そして、この状態を数十秒保持すると、膜厚約6゜0人
の無定形+7)Taz05膜31が5i(h[30上に
形成される(同図(b))。
次いで、再び、ウェハ5の温度を約400℃になるよう
に加熱するとともに、有機シラン/ 03混合ガスに切
り換えてチャンバl内のウェハ5上に導き、TazOs
膜31上にSing膜32膜形2すると、ストレージノ
ード26a、26bを被覆してキャパシタ絶縁膜として
の三重層絶縁w1.33が形成される(同図(b))。
次いで、ポリシリコン膜からなるセルプレート34を形
成する。その後、PSG膜からなるカバー絶縁膜29を
形成するとDRAMが完成する(同図(c))。
このようにして形成されたDRAMのキャパシタによれ
ば、キャパシタ絶縁膜として第3の実施例のTaxes
 Hのみの場合と比較して一層膜質の良い三重層絶縁膜
33を反応ガスの切替えにより容易に形成することがで
きる。
なお、上記の第4の実施例では、本発明の方法をDRA
Mのキャパシタの作成する場合に適用しているが、Mi
sトランジスタのゲート絶縁膜を形成する場合にも適用
することができる。
〔発明の効果] 以上のように、本発明の半導体装置の製造方法によれば
、Tag’s膜を無定形のまま、かつ熱歪みの少ない状
態で保持でき、更にパーティクルの発生も低減できるの
で、Ta2O5膜を介してのリーク電流を低減できる。
また、イオン粒子の衝突によるSt基板へのダメージの
発生を防止することができる。
従って、この製造方法をDRAMのキャパシタの製造方
法に適用した場合、キャパシタ及びトランジスタ共にリ
ーク電流の少ない等特性のよいDRAMを作成すること
ができる。これにより、キャパシタの蓄積電荷を有効に
利用できる等の利点がある。また、MISトランジスタ
のゲート絶縁膜の製造方法に適用した場合、単位面積当
たりの容量を増やすことができるので、MISトランジ
スタのgmを大きくすることができる。
更に、短時間に、かつ容易にキャパシタ絶縁膜やゲート
絶縁膜を形成することができるので、優れた量産性を保
持することができる。
【図面の簡単な説明】
第1図は、本発明の第1の実施例のTaxes膜の形成
方法について説明する断面図、 第2図は、本発明の第2の実施例の、三重層絶縁膜の形
成方法ついて説明する断面図、 第3図は、本発明の第3の実施例のDRAMのキャパシ
タの形成方法について説明する断面図、第4図は、本発
明の第4の実施例のDRAMのキャパシタの形成方法に
ついて説明する断面図、第5図は、本発明の実施例のT
azOs膜の作成に用いる常圧CVD装置について説明
する構成図、第6図は、本発明の実施例の三重層絶縁膜
の作成に用いる常圧CVD装置について説明する構成図
である。 第7図は、本発明の実施例の三重層絶縁膜の作成に用い
る他の常圧CVD装置について説明する構成図である。 〔符号の説明〕 1・・・チャンバ、 2・・・ガス導入口、 3・・・ガスシャワー 4・・・ウェハ載置台(ヒータ)、 5・・・ウェハ(被形成物)、 6・・・ガス排出口、 7.13・・・容器、 8.14・・・ヒータ、 9・・・オゾン発生器、 10a〜10g・・・ガス配管、 11a〜l1g・・・バルブ、 12a〜12d・・・マスフローコントローラ、15、
 17.31・・4azOs膜、16、 1 B、  
30. 32・−・sio、1llj、2Oa、2Ob
−・・ゲート絶縁膜、 21a、21b−、・ゲー)t8i (’7− Fil
り、22 a 〜22 c ・= S / D tJI
域層、23a、 23b、  25−・・絶縁膜、24
・・・ビット線、 26a、26b・・・ストレージノート、27・・・T
a2O5膜(キャパシタ絶縁膜)、28.34・・・セ
ルプレート、 29゜ 35・・・カバー絶縁膜、 33・・・三重層絶縁Il!(キャパシタ絶縁膜)。 形成方法について説明する断面図 第 図 36:三重層絶縁膜 本発明の第2の実施例の三重層絶縁膜の形成方法につい
て説明する断面図 形成方法について説明する断面図 JIlr   ウ  蒔オ 手続補正書(自発) 平成2年11月ニア日 2゜ 3゜ 発明の名称 半導体装置の製造方法 補正をする者 事件との関係    特許出願人 住所  東京都港区港南2−13−29名称  株式会
社 半導体プロセス研究所代表者前田和夫 4、代理人 住所  東京都中央区日本橋人形町3丁目4番7号6、
補正の内容 明細書第21頁第10行目〜第11行目の、「 更に、 ■本発明の半導体装置への適用例」を、「 更に、第7
図に示すような常圧CVD装置を用いてタンタル膜を形
成した後、UVランプ(紫外線ランプ)35を用いて紫
外線を照射することにより、短波長の高二Xルギーの紫
外線の作用で、該タンタル膜中のOH4や水分(H,O
)等を除去して緻宙な膜を作成することができる。なお
、36はUVランプ35を反応ガスから隔離するための
石英ウィンドウである。 ■本発明の半導体装置への通用例」に補正する。

Claims (6)

    【特許請求の範囲】
  1. (1)タンタルのアルコキシ化合物(Ta(OR)_5
    ;OR:アルコキシル基)とオゾンとの混合ガス中で被
    形成物を加熱することにより、被形成物上に酸化タンタ
    ル(Ta_2O_5)膜を形成することを特徴とする半
    導体装置の製造方法。
  2. (2)請求項1記載のタンタルのアルコキシ化合物がタ
    ンタルペンタメソキサイド(Ta(OCH_3)_5)
    、タンタルペンタエトキサイド(Ta(OC_2H_5
    )_5)又はタンタルペンタプロポキサイド(Ta(O
    C_3H_7)_5)であることを特徴とする半導体装
    置の製造方法。
  3. (3)請求項1或いは請求項2記載の被形成物の加熱温
    度を300〜500℃とすることを特徴とする半導体装
    置の製造方法。
  4. (4)キャパシタ絶縁膜として或いは絶縁ゲート型電界
    効果(MIS)トランジスタのゲート絶縁膜として、請
    求項1、請求項2或いは請求項3のいずれかに記載の方
    法により酸化タンタル(Ta_2O_5)膜を形成する
    ことを特徴とする半導体装置の製造方法。
  5. (5)請求項1、請求項2或いは請求項3のいずれかに
    記載の方法を含む製造方法により酸化タンタル(Ta_
    2O_5)膜とSiO_2膜とを重ねて2層以上の膜を
    形成することを特徴とする半導体装置の製造方法。
  6. (6)キャパシタ絶縁膜として或いは絶縁ゲート型電界
    効果(MIS)トランジスタのゲート絶縁膜として請求
    項5記載の方法により2層以上の膜を形成することを特
    徴とする半導体装置の製造方法。
JP27003090A 1990-10-08 1990-10-08 半導体装置の製造方法 Pending JPH04145623A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27003090A JPH04145623A (ja) 1990-10-08 1990-10-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27003090A JPH04145623A (ja) 1990-10-08 1990-10-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04145623A true JPH04145623A (ja) 1992-05-19

Family

ID=17480557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27003090A Pending JPH04145623A (ja) 1990-10-08 1990-10-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04145623A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281295A (en) * 1991-02-20 1994-01-25 Semiconductor Process Laboratory Co., Ltd. Semiconductor fabrication equipment
US5302209A (en) * 1991-02-15 1994-04-12 Semiconductor Process Laboratory Co., Ltd. Apparatus for manufacturing semiconductor device
US5330577A (en) * 1991-02-15 1994-07-19 Semiconductor Process Laboratory Co., Inc. Semiconductor fabrication equipment
KR20040032198A (ko) * 2002-10-01 2004-04-17 주성엔지니어링(주) 오존을 이용한 탄탈 산화막의 금속유기화학증착 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5911664A (ja) * 1982-07-12 1984-01-21 Nec Corp 半導体装置用キヤパシタの製造方法
JPH01189135A (ja) * 1988-01-25 1989-07-28 Fujitsu Ltd 気相成長法
JPH02128460A (ja) * 1988-11-08 1990-05-16 Nec Corp 金属酸化膜の気相成長法
JPH03257166A (ja) * 1990-03-05 1991-11-15 Nec Corp 酸化タンタル膜の化学気相成長方法および化学気相成長装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5911664A (ja) * 1982-07-12 1984-01-21 Nec Corp 半導体装置用キヤパシタの製造方法
JPH01189135A (ja) * 1988-01-25 1989-07-28 Fujitsu Ltd 気相成長法
JPH02128460A (ja) * 1988-11-08 1990-05-16 Nec Corp 金属酸化膜の気相成長法
JPH03257166A (ja) * 1990-03-05 1991-11-15 Nec Corp 酸化タンタル膜の化学気相成長方法および化学気相成長装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302209A (en) * 1991-02-15 1994-04-12 Semiconductor Process Laboratory Co., Ltd. Apparatus for manufacturing semiconductor device
US5330577A (en) * 1991-02-15 1994-07-19 Semiconductor Process Laboratory Co., Inc. Semiconductor fabrication equipment
US5281295A (en) * 1991-02-20 1994-01-25 Semiconductor Process Laboratory Co., Ltd. Semiconductor fabrication equipment
KR20040032198A (ko) * 2002-10-01 2004-04-17 주성엔지니어링(주) 오존을 이용한 탄탈 산화막의 금속유기화학증착 방법

Similar Documents

Publication Publication Date Title
JP3061255B2 (ja) 成膜方法
US5744196A (en) Low temperature deposition of silicon dioxide using organosilanes
KR960011015B1 (ko) 유기디실란 소오스를 사용하여 저압 화학적 증착에 의해 100°c 정도의 저온에서 이산화규소막을 증착하는 방법
KR100443085B1 (ko) 헥사 클로로 디실란 및 암모니아를 사용한 원자층의적층을 이용하여 실리콘을 함유하는 박막을 형성하는 방법
US6674169B2 (en) Semiconductor device with titanium silicon oxide layer
JP3476801B2 (ja) トリスジメチルアミノシランを用いた原子層蒸着によるシリコン含有固体薄膜の製造方法
US5356722A (en) Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity
TW434690B (en) Methods for preparing ruthenium oxide films
US6544900B2 (en) In situ dielectric stacks
US20100190331A1 (en) System for Depositing a Film Onto a Substrate Using a Low Vapor Pressure Gas Precursor
JP3179146B2 (ja) 基板上に二酸化ケイ素層を設ける方法
JP2001527282A (ja) ビスマスベースの強誘電体膜を選択的に堆積させる方法
KR20090048338A (ko) Ald 또는 cvd 공정을 통한 금속 함유 막의 제조
JPH04112531A (ja) 容量絶縁膜の形成方法
US5324539A (en) Method for forming CVD thin glass films
JP2538740B2 (ja) 半導体製造装置及び半導体装置の製造方法
JP7346430B2 (ja) 無酸素共反応物を使用したルテニウムの蒸着方法
JP2005011904A (ja) 成膜方法
JPH04145623A (ja) 半導体装置の製造方法
TW434792B (en) Semiconductor device structure with composite silicon oxide layer and method for making the same
JPH04180226A (ja) 半導体製造装置及び半導体装置の製造方法
JPH0657432A (ja) 酸化タンタル薄膜の形成方法
JP2891383B2 (ja) Cvd装置
JPH01152631A (ja) S1xOyNz絶縁膜の形成方法
JPH03170676A (ja) 薄膜形成装置