JP3179146B2 - 基板上に二酸化ケイ素層を設ける方法 - Google Patents

基板上に二酸化ケイ素層を設ける方法

Info

Publication number
JP3179146B2
JP3179146B2 JP21805691A JP21805691A JP3179146B2 JP 3179146 B2 JP3179146 B2 JP 3179146B2 JP 21805691 A JP21805691 A JP 21805691A JP 21805691 A JP21805691 A JP 21805691A JP 3179146 B2 JP3179146 B2 JP 3179146B2
Authority
JP
Japan
Prior art keywords
layer
sio
silicon dioxide
dioxide layer
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21805691A
Other languages
English (en)
Other versions
JPH04233733A (ja
Inventor
ウィルヘルムス マリア スミッツ ヤコブス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JPH04233733A publication Critical patent/JPH04233733A/ja
Application granted granted Critical
Publication of JP3179146B2 publication Critical patent/JP3179146B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/401Oxides containing silicon
    • C23C16/402Silicon dioxide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604Deposition from a gas or vapour
    • H01L21/31608Deposition of SiO2
    • H01L21/31612Deposition of SiO2 on a silicon body

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、酸化剤およびクロロシ
ランを含有する混合物から、低圧化学気相成長(LPCVD)
法により基板上に二酸化ケイ素層を設ける方法に関する
ものである。また、本発明は、二酸化ケイ素層を具える
半導体デバイスの製造方法に関するせのである。
【0002】二酸化ケイ素層は、半導体工業において、
誘電層および不活性層として広く使用されている。SiO2
層はLPCVD 法(LPCVD=low pressure chemical vapour d
eposition:低圧化学気相成長法)によって設けるのが普
通である。このようなSiO2層は光学的フィルタ、いわゆ
る干渉フィルタにも使用される。ここに低圧とは10-5
1バールの圧力を意味するものとする。
【0003】このような方法では、反応速度を速度論的
に制御することが重要であり、これは反応速度が温度に
高度に依存していることを意味する。この場合には、生
成するSiO2層は均一な層厚を有し、そのステップ・カバ
ーレッジ(step coverage) は優れている。後者の性質は
特にVLSIに適用する場合に重要である。この場合には、
寸法1μm の複雑な幾何学的形状に厚さの均一なSiO2
を設ける必要がある。
【0004】速度制御型反応と反対のものは拡散制御型
反応によって生じる。一般的に、拡散制御型反応または
プロセスでは、1個の基板上および1バッチ中の異なる
基板上のいずれで測定しても、層の厚さの均一性は不良
にる。反応の活性化エネルギーが100KJ /モルより大き
い場合に、満足できる均一性を得ることができることが
分った。
【0005】LPCVD 法により基板上に二酸化ケイ素層を
設ける方法は英国特許出願UK-A第2061243 号明細書に記
載されている。ここに記載されている方法では、シラン
(SiH4)またはジクロロシラン(SiH2Cl2) と、NOまたはN2
O4のような酸化剤との反応によって、SiO2層を生成して
いる。この反応は約1ミリバールの圧力において430 〜
633 ℃の温度で生起する。N2O4との反応の活性化エネル
ギーは0.91eV/分子であり、これは87.4 KJ /モルに相
当する。上述の英国特許出願明細書は1バッチ中の異な
るる基板上で測定した層の厚さについて言及していない
し、またステップカバーレッジの程度についても言及し
ていない。
【0006】別の既知のLPCVD 法では、TEOS(=テトラ
エチルオルトシリケート)を使用している。この反応は
速度制御型であるが、プロセス温度は650 ℃以上にする
必要がある。このことは、この方法がアルミニウムおよ
び多くのケイ化物の上にSiO2層を被着させるのには不適
当であることを意味する。ガラスはいずれにせよ基板と
して使用できない。別の低温法は例えばDES (=ジエチ
ルシラン)に基くものであるが、この反応は拡散制御型
であって、生成する層の均一性は不良である。速度制御
型低温LPCVD 法の一例はDADBS (=ジアセトキシ・ジタ
ーシャリィ・ブトキシシラン)に基く方法である。生成
する層は層の厚さの均一性が満足できるものであるが、
450 ℃における堆積速度は2nm/分にすぎない。その
上、生成するSiO2層はアニール後に約20%の収縮を示
す。
【0007】
【発明が解決しようとする課題】本発明の目的は、特
に、430 〜500 ℃の温度範囲で実施することができ、か
つ高い堆積速度を示し、層の厚さの均一性を改善するこ
とができる、LPCVD 法により基板上に二酸化ケイ素層を
設ける方法を提供することにある。
【0008】
【課題を解決するための手段】本発明は、冒頭に記載し
た方法において、クロロシランが式R1R2SiHCl(式中のR
1およびR2はアルキル基を示す)で表わされるモノクロ
ロシランであり、420〜500℃の温度で二酸化ケイ素層を
設けることを特徴とすることにより、上述の目的を達成
する。この種の化合物の代表的なものは、1個のH原子
および1個のCl原子のみが中央のSi原子に結合している
ものである。Si原子の二つの他の位置はアルキル基が占
めている。アルキル基は同一の基でもよく、異なる基で
もよい。適当なアルキル基はメチル基、エチル基、プロ
ピル基およびブチル基である。
【0009】前記モノクロロシランは、比較的低い温度
(<500 ℃)で酸化して極めて満足できるステップカバ
ーレッジを有するSiO2層を形成することができる性質を
有する。ジメチルモノクロロシランを使用した場合に
は、活性化エネルギーは420 〜470 ℃の温度範囲におい
て150KJ /モルから220KJ /モルに変化し、これはプロ
セスが速度制御型であることを意味する。約10 nm /分
の堆積速度を達成することができる。ジエチルモノクロ
ロシランを使用した場合には、Si−C 結合強度が小さく
なるため、特定の堆積速度において一層低いプロセス温
度を使用することができる。LPCVD 法では酸化剤として
例えば酸素,NO2およびN2O4を使用することができる。
【0010】本発明方法の適当な例では、モノクロロシ
ランとしてジメチルモノクロロシラン((CH3)2SiHCl)
を使用する。この液体化合物の常温にける蒸気圧は大き
いので、この化合物を反応器に輸送するためにキヤリヤ
ガスは不必要である。LPCVD 法において生起する反応は
次の反応式: (CH3)2SiHCl + O2 → SiO2 +HCl + C2H6 で表わすことができる。
【0011】本発明方法の好適例では、420 〜500 ℃の
温度で二酸化ケイ素層を設ける。400 〜700 ℃の温度範
囲内でSiO2層を堆積させることができるが、上述の420
〜500 ℃の温度範囲が重要であり、特に、ガラス, アル
ミニウムおよび多くのケイ化物のような高温に対して耐
熱性でない材料の上にSiO2層を堆積させる必要がある場
合にそうである。好ましい温度範囲内では、反応器内の
全圧が1.3 ミリバールの場合に堆積速度は3〜25nm/分
である。
【0012】本発明方法の適当な例では、1.3 ミリバー
ルの全圧において430 ℃の反応器内温度を使用する。こ
の場合には、SiO2層の堆積速度は7nm/分である。
【0013】本発明方法は二酸化ケイ素層を具える半導
体デバイスを製造するのに特に適している。半導体デバ
イスはアルミニウムおよびケイ化物のパターン化された
トラックおよび接点表面を具えることが多い。このよう
な材料は通常のCVD 法において生じる高温に対して耐熱
性でない。プロセス温度が500 ℃より低い場合には、本
発明方法は生成したSiO2層によって満足なステップカバ
ーレッジを提供する。1バッチ内のSiO2層の層の厚さの
均一性は極めて満足できるものになる。
【0014】
【実施例】次に、本発明を実施例および比較例について
説明する。実施例1 図1において符号1は水平管反応器の断面を示す。この
反応器は長さ約1.5m、内径100 mmの石英管3を具える。
石英管3は3個の区域を有する抵抗炉5によって囲まれ
ており、堆積区域6は抵抗炉5の中央区域によって囲ま
れている。堆積区域6は長さ約50cmであり、この区域内
の温度を熱電対 (図示せず)によって測定および制御し
た。モノクロロシランを管7から反応器1に供給するこ
とができ、酸素およびアルゴンはそれぞれ管9および11
から供給することができた。ガス流量は流量制御装置
(図示せず)によって制御した。反応器内の全圧はエム
ケィエス(MKS) 社のバラトロン(baratron)圧力計13によ
って測定した。管15を介して反応器を真空ポンプ (図示
せず)に連結した。ホルダ17を反応器内に配置し、これ
によりシリコンウエハ19を保持した。
【0015】石英管を圧力0.01ミリバールまで排気し、
次いで堆積区域6における温度分布が完全に平坦で430
±1℃になるまで石英管にアルゴンを通した。アルゴン
の流れを止め、ジメチルモノクロロシラン(ペトラーチ
・システムス(Petrarch Systems))社製) を管7から反
応器に供給した。ジメチルモノクロロシランの入ってい
る容器は常温であった。ジメチルモノクロロシランの流
量は管7のニードル弁(図示せず)によって制御し、28
sccm(標準cm3 / 分) に調整した。酸素を管9から反応
器内に導入することによりSiO2を堆積させた。酸素流量
は125sccm に調整した。反応器内の全圧を窒素により1.
3 ミリバールに調整した。このために、窒素を真空ポン
プの入口ゲートに導入した。上述の条件下に、SiO2堆積
速度は7nm/分であった。SiO2層の層の厚さを楕円偏光
測定器(ゲルトナー(Gaertner) 社製、タイプL 116B)
によって測定した。1個のウエハ内および1バッチ内に
おける層の厚さの変動は2%未満であった。
【0016】実施例2 上述のLPCVD 法を420 〜500 ℃の温度範囲内の異なる温
度において繰り返した。図2には、堆積速度Rを絶対温
度の逆数T-1の関数としてプロットした( アレニウスの
プロット) 。活性化エネルギーの計算値は430 ℃におけ
る220KJ /モルと470 ℃における150KJ /モルとの間で
変動した。曲線Aは全圧1.3 ミリバールにおける堆積速
度を示す。この堆積速度は全圧が大きくなった際に増大
した。曲線Bは全圧2.0 ミリバールにおける測定値であ
る。図2 はプロセス温度430 ℃、全圧2.0 ミリバールに
おいて10nm/分の堆積速度を実現できることを示す。
【0017】IR分光分析法 (ニコレットDX FTIR 分光
計) は、SiO2堆積層がO-H 結合を含んでいないことを示
した。420 〜500 ℃の温度範囲内で生成したSiO2層の屈
折率は一定で、1.44であった。
【0018】445 ℃で生成したSiO2層のラザフォード後
方散乱分析はSiO2の化学量論(stoichiometry) および約
0.1 原子%の炭素含有量を示した。この層は塩素を含有
していなかった。この層を800 ℃で15分間アニールした
場合に、10〜15%の収縮が生じた。屈折率は1.44で一定
のままであった。アニール後に、化学量論は正確にSiO2
であり、炭素はこの層から完全に消失していた。
【0019】実施例3 図3において、符号8はシリコン基板を示す。この上
に、TEOSを使用して750 ℃においてCVD 法により、厚さ
1μm のSiO2層を堆積させた。フォトリソグラフィーに
より、前記SiO2層にパターンに従ってトラフ10および突
起部12を設けた。厚さ50nmのポリシリコン層16をCVD 法
により上述の構造体に被着させた。トラフ10の幅は約1
μm 、突起部12の幅は約0.5 μm であった。これらのパ
ターンの縦横比は1 であった。実施例1 におけると同様
に、本発明方法によって、このパターン上に厚さ約0.3
μm のSiO2層14を堆積させた。SiO2層14のステップカバ
ーレッジは優れていた。
【0020】実施例4 図4はSB-IGFET (Schottky barrier insulated gate fi
eld effect transistor : ショットキー障壁絶縁ゲート
電界効果トランジスタ) の断面図である。このトランジ
スタはn-Si基板40上にSiO2層42を熱成長させたものであ
る。このSiO2層42は局部的に中断され、PtSi領域44およ
び46が中断区域においてSiO2層48上に位置している。こ
の構造体に本発明の方法によってSiO2層48を設けた。層
48は温度430 ℃および全圧1.3 ミリバールにおいてジメ
チルクロロシランおよび酸素を使用して設けた。この層
の厚さは0.5 μm であった。次いで、この構造体に真空
蒸着によりアルミニウムを局部的に設けて、それぞれソ
ース接点50、ゲート接点52およびドレイン接点54を形成
した。本発明方法の利点は極めて満足できるステップカ
バーレッジおよび低いプロセス温度であり、その結果Pt
Si層は劣化しなかった。
【0021】比較例1 ジクロロシランを使用して実施例1を繰り返した。酸化
剤として酸素およびN2O4の両方を使用した結果、1バッ
チ内の層の厚さの変動は約20%であった。この結果を、
ジメチルモノクロロシランを使用した場合に得られた2
%未満という層の厚さの変動と対比した場合に、本発明
方法により層の厚さの均一性が著しく改善されたことが
明らかである。。
【図面の簡単な説明】
【図1】本発明方法の一例において使用する水平管型反
応器の断面図である。
【図2】本発明方法の一例に従ってLPCVD 法を行った場
合のアレニウスのプロットを示すグラフである。
【図3】本発明方法の一例によって設けたSiO2によるス
テップカバーレッジを示す略線図である。
【図4】本発明方法の一例によって設けたSiO2を具える
SB-IGFET半導体デバイスの断面図である。
【符号の説明】
1 水平管反応器 3 石英管 5 抵抗炉 6 堆積区域 7,9,11, 15 管 8 シリコンウエハ 10 トラフ 12 突起 13 圧力計 14 SiO2層 16 ポリシリコン層 17 ホルダ 19 シリコンウエハ 40 n-Si基板 42 SiO2層 44, 46 PtSi領域 48 SiO2層 50 ソース接点 52 ゲート接点 54 ドレイン接点 A 全圧1.3 ミリバールにおける測定値 B 全圧2.0 ミリバールにおける測定値 R 堆積速度
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 590000248 Groenewoudseweg 1, 5621 BA Eindhoven, T he Netherlands (56)参考文献 特許2800210(JP,B2) (58)調査した分野(Int.Cl.7,DB名) H01L 21/316 C23C 16/40

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 酸化剤およびクロロシランを含有する混
    合物から、低圧化学気相成長(LPCVD)法により基板上
    に二酸化ケイ素層を設けるに当り、 クロロシランが式:R1R2SiHCl(式中のR1およびR2はア
    ルキル基を示す)で表わされるモノクロロシランであ
    り、420〜500℃の温度で二酸化ケイ素層を設けることを
    特徴とする基板上に二酸化ケイ素層を設ける方法。
  2. 【請求項2】 モノクロロシランとしてジメチルモノク
    ロロシランを使用することを特徴とする請求項1記載の
    方法。
  3. 【請求項3】 430℃の温度を使用することを特徴とす
    る請求項1または2記載の方法。
  4. 【請求項4】 1.3ミリバールの全圧において二酸化ケ
    イ素層を設けることを特徴とする請求項3記載の方法。
  5. 【請求項5】 二酸化ケイ素層を具える半導体デバイス
    を製造するに当り、 請求項1〜4のいずれか一つの項に記載の方法によって二
    酸化ケイ素層を製造することを特徴とする半導体デバイ
    スの製造方法。
JP21805691A 1990-08-06 1991-08-05 基板上に二酸化ケイ素層を設ける方法 Expired - Fee Related JP3179146B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL9001770A NL9001770A (nl) 1990-08-06 1990-08-06 Werkwijze voor het aanbrengen van een siliciumdioxide-laag op een substraat door middel van chemische reactie uit de dampfase bij verlaagde druk (lpcvd).
NL9001770 1990-08-06

Publications (2)

Publication Number Publication Date
JPH04233733A JPH04233733A (ja) 1992-08-21
JP3179146B2 true JP3179146B2 (ja) 2001-06-25

Family

ID=19857517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21805691A Expired - Fee Related JP3179146B2 (ja) 1990-08-06 1991-08-05 基板上に二酸化ケイ素層を設ける方法

Country Status (5)

Country Link
US (1) US5250473A (ja)
EP (1) EP0470661B1 (ja)
JP (1) JP3179146B2 (ja)
DE (1) DE69105404T2 (ja)
NL (1) NL9001770A (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0562625B1 (en) * 1992-03-27 1997-06-04 Matsushita Electric Industrial Co., Ltd. A semiconductor device and process
US5824470A (en) * 1995-05-30 1998-10-20 California Institute Of Technology Method of preparing probes for sensing and manipulating microscopic environments and structures
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6593247B1 (en) 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6627532B1 (en) * 1998-02-11 2003-09-30 Applied Materials, Inc. Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition
US6660656B2 (en) 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6159871A (en) 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6667553B2 (en) 1998-05-29 2003-12-23 Dow Corning Corporation H:SiOC coated substrates
US6399489B1 (en) 1999-11-01 2002-06-04 Applied Materials, Inc. Barrier layer deposition using HDP-CVD
US6709721B2 (en) 2001-03-28 2004-03-23 Applied Materials Inc. Purge heater design and process development for the improvement of low k film properties
US6926926B2 (en) * 2001-09-10 2005-08-09 Applied Materials, Inc. Silicon carbide deposited by high density plasma chemical-vapor deposition with bias
US7875556B2 (en) * 2005-05-16 2011-01-25 Air Products And Chemicals, Inc. Precursors for CVD silicon carbo-nitride and silicon nitride films
US7875312B2 (en) * 2006-05-23 2011-01-25 Air Products And Chemicals, Inc. Process for producing silicon oxide films for organoaminosilane precursors
US8530361B2 (en) 2006-05-23 2013-09-10 Air Products And Chemicals, Inc. Process for producing silicon and oxide films from organoaminosilane precursors
US7582574B2 (en) * 2006-05-30 2009-09-01 Air Products And Chemicals, Inc. Diethylsilane as a silicon source in the deposition of metal silicate films
US8298628B2 (en) * 2008-06-02 2012-10-30 Air Products And Chemicals, Inc. Low temperature deposition of silicon-containing films
CN102047386B (zh) * 2008-06-03 2013-06-19 气体产品与化学公司 含硅薄膜的低温沉积
US8912353B2 (en) 2010-06-02 2014-12-16 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for depositing films comprising same
US8771807B2 (en) 2011-05-24 2014-07-08 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for making and using same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2061243B (en) * 1979-09-12 1983-05-18 Philips Electronic Associated Method of making semiconductor devices
US4810673A (en) * 1986-09-18 1989-03-07 Texas Instruments Incorporated Oxide deposition method

Also Published As

Publication number Publication date
EP0470661B1 (en) 1994-11-30
NL9001770A (nl) 1992-03-02
DE69105404T2 (de) 1995-06-14
DE69105404D1 (de) 1995-01-12
JPH04233733A (ja) 1992-08-21
US5250473A (en) 1993-10-05
EP0470661A1 (en) 1992-02-12

Similar Documents

Publication Publication Date Title
JP3179146B2 (ja) 基板上に二酸化ケイ素層を設ける方法
JP2962417B2 (ja) ビス(t−ブチルアミノ)シランからの窒化珪素の化学気相成長法
EP0964441B1 (en) Deposition of silicon dioxide and silicon oxynitride using bis(tertiarybutylamino)silane
US5744196A (en) Low temperature deposition of silicon dioxide using organosilanes
KR100809759B1 (ko) 산질화막을 형성하는 방법 및 장치
JP2634743B2 (ja) 低温化学蒸着法
TWI405865B (zh) 由有機胺基矽烷前驅物製造矽氧化物膜的方法
US7964513B2 (en) Method to form ultra high quality silicon-containing compound layers
US6586056B2 (en) Silicon based films formed from iodosilane precursors and method of making the same
US20050181633A1 (en) Precursors for depositing silicon-containing films and processes thereof
TWI515794B (zh) 用於形成含氧化矽之薄膜的方法
US4708884A (en) Low temperature deposition of silicon oxides for device fabrication
KR20170087425A (ko) 규소-함유 막의 고온 원자층 증착
TW200422424A (en) Low temperature deposition of silicon oxides and oxynitrides
TWI721588B (zh) 含矽膜的高溫原子層沉積
US5053255A (en) Chemical vapor deposition (CVD) process for the thermally depositing silicon carbide films onto a substrate
JP2003124460A (ja) ゲート酸化膜、素子、ゲート酸化膜形成方法、ゲート酸化膜形成材料
GB2058731A (en) Method of making semiconductor devices
TWI246719B (en) Low temperature deposition of silicon nitride
KR20240090860A (ko) 실리콘-함유 필름의 고온 원자 층 증착
Ojeda et al. GROWTH KINETICS OF CHEMICALLY VAPOR DEPOSITED SILICA FILMS FROM SILANE/OXYGEN MIXTURES
Arkles et al. 2 K252521321 ‘A method for near atmospheric pressure chemical vapor
JPS61134028A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees