JPH04144247A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04144247A JPH04144247A JP26798390A JP26798390A JPH04144247A JP H04144247 A JPH04144247 A JP H04144247A JP 26798390 A JP26798390 A JP 26798390A JP 26798390 A JP26798390 A JP 26798390A JP H04144247 A JPH04144247 A JP H04144247A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- layers
- metallic
- polyimide
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 229910000679 solder Inorganic materials 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims description 56
- 239000002184 metal Substances 0.000 claims description 56
- 239000012212 insulator Substances 0.000 claims description 3
- 239000004642 Polyimide Substances 0.000 abstract description 41
- 229920001721 polyimide Polymers 0.000 abstract description 41
- 230000008646 thermal stress Effects 0.000 abstract description 7
- 238000006073 displacement reaction Methods 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract 2
- 238000005336 cracking Methods 0.000 abstract 1
- 239000011347 resin Substances 0.000 abstract 1
- 229920005989 resin Polymers 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 148
- 239000012790 adhesive layer Substances 0.000 description 19
- 239000004020 conductor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- -1 potassium ferricyanide Chemical compound 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- IIACRCGMVDHOTQ-UHFFFAOYSA-M sulfamate Chemical compound NS([O-])(=O)=O IIACRCGMVDHOTQ-UHFFFAOYSA-M 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置に関し、
熱ストレスによる金属パッドに発生するクラック及び半
田層に発生るすひび割れ等を生じ難くすることができ、
コンタクト不良を生じ難くすることできる半導体装置を
提供することを目的とし、配線基板上に第１の金属パッ
ドが形成され、該第１の金属パッド上に第２の開口部を
有する第１の絶縁層が形成され、該第１の絶縁層上に該
第１の開口部に対応する第２の開口部を有し、かつ該第
１の絶縁層上でパターニングされ分離された第２の絶縁
層が形成され、該第１、第２の絶縁層の該第１、第２の
開口部内の該第１の金属パッドとコンタクトを取るよう
にメタル層が形成され、該メタル層とチップに形成され
た第２の金属バッドとが半田層によって接合され構成さ
れてなるように構成する。
田層に発生るすひび割れ等を生じ難くすることができ、
コンタクト不良を生じ難くすることできる半導体装置を
提供することを目的とし、配線基板上に第１の金属パッ
ドが形成され、該第１の金属パッド上に第２の開口部を
有する第１の絶縁層が形成され、該第１の絶縁層上に該
第１の開口部に対応する第２の開口部を有し、かつ該第
１の絶縁層上でパターニングされ分離された第２の絶縁
層が形成され、該第１、第２の絶縁層の該第１、第２の
開口部内の該第１の金属パッドとコンタクトを取るよう
にメタル層が形成され、該メタル層とチップに形成され
た第２の金属バッドとが半田層によって接合され構成さ
れてなるように構成する。
本発明は、ＩＣ等を搭載する配線基板のＩＣ搭載部の端
子構成に係り、特にコンタクト不良を生じ難くすること
ができる半導体装置に関する。
子構成に係り、特にコンタクト不良を生じ難くすること
ができる半導体装置に関する。
近年のコンピュータシステムの高速化の要求に伴い、配
線長の短縮化が要求されている。このためＩＣ（ＬＳＩ
）のベアチップ実装が提供されているが、更に高速にす
るため大型ＩＣチップを搭載する必要がある。
線長の短縮化が要求されている。このためＩＣ（ＬＳＩ
）のベアチップ実装が提供されているが、更に高速にす
るため大型ＩＣチップを搭載する必要がある。
第３図は従来の半導体装置の構造を示す断面図である。
第３図において、３１はＡｌｔｏｓ系セラミック等から
なる配線基板、３２は配線基板３１内に形成されたＣｕ
（Ｗでもよい）等からなる配線層としてのビア、３３は
接着層としてのＣｒ（ＴｉＷ）層３３ａ、抵抗値を下げ
るための主導体層としてのＣｕ層３３ｂ、及びＣｕ層３
３ｂのＣｕが拡散すルノを防止するためと接着層として
のＣｒ（ＴｉＷ）層３３ｃ等からなる金属パッド、３４
ａ、３４ｂは絶縁層としてのポリイミド層、３５はポリ
イミド層３４ａ、３４ｂに形成された開口部、３６は接
着層としてのＣｒ層、３７は主導体層としてのＣｕ層、
３８は接着層としてのＣｒ（ＴｉＷ）層、３９はＣｕ層
３７のＣｕが拡散するのを防止するためのＮｉ層、４０
は接着層としてのＡｕ層、４１はｐ ｂ−ｓ ｂ等から
なる半田層、４２は例えばＡｌにＡｕ鍍金された金属パ
ッド、４３はＳｉ等からなるＩＣ（ＬＳＩ）チップであ
る。なお、ここでは絶縁層としてポリイミド層３４ａ、
３４ｂ２層を形成しているが、これはある程度の厚みを
要求する場合に行われピンホールが生じないようにする
ためとある程度のインピーダンス整合をとるために行わ
れる。
なる配線基板、３２は配線基板３１内に形成されたＣｕ
（Ｗでもよい）等からなる配線層としてのビア、３３は
接着層としてのＣｒ（ＴｉＷ）層３３ａ、抵抗値を下げ
るための主導体層としてのＣｕ層３３ｂ、及びＣｕ層３
３ｂのＣｕが拡散すルノを防止するためと接着層として
のＣｒ（ＴｉＷ）層３３ｃ等からなる金属パッド、３４
ａ、３４ｂは絶縁層としてのポリイミド層、３５はポリ
イミド層３４ａ、３４ｂに形成された開口部、３６は接
着層としてのＣｒ層、３７は主導体層としてのＣｕ層、
３８は接着層としてのＣｒ（ＴｉＷ）層、３９はＣｕ層
３７のＣｕが拡散するのを防止するためのＮｉ層、４０
は接着層としてのＡｕ層、４１はｐ ｂ−ｓ ｂ等から
なる半田層、４２は例えばＡｌにＡｕ鍍金された金属パ
ッド、４３はＳｉ等からなるＩＣ（ＬＳＩ）チップであ
る。なお、ここでは絶縁層としてポリイミド層３４ａ、
３４ｂ２層を形成しているが、これはある程度の厚みを
要求する場合に行われピンホールが生じないようにする
ためとある程度のインピーダンス整合をとるために行わ
れる。
次に、その製造方法について説明する。
まず、配線基板３１内のビア３２とコンタクトを取るよ
うに配線基板３１上に接着層としてのＣｒ（ＴｉＷ）層
３３ａ１主導体層としてのＣｕ層３３ｂ、及び接着層と
してのＣｒ（Ｔｉｅ）層３３ｃからなる金属パッド３３
を形成し、金属パッド３３を覆うように絶縁層となるポ
リイミド層３４ａ、３４ｂを形成した後、ポリイミド層
３４ａ、３４ｂに金属バッド３３のＣｒ層３３ｃが露出
する開口部３５を形成する。
うに配線基板３１上に接着層としてのＣｒ（ＴｉＷ）層
３３ａ１主導体層としてのＣｕ層３３ｂ、及び接着層と
してのＣｒ（Ｔｉｅ）層３３ｃからなる金属パッド３３
を形成し、金属パッド３３を覆うように絶縁層となるポ
リイミド層３４ａ、３４ｂを形成した後、ポリイミド層
３４ａ、３４ｂに金属バッド３３のＣｒ層３３ｃが露出
する開口部３５を形成する。
次に、開口部３５内のＣｒ層３３ｃとコンタクトを取る
ように接着層としてのＣｒ層３６及び主導体層としての
Ｃｕ層３７を形成し、Ｃｕ層３７上の一部に接着層とし
てのＣｒ層３８を形成した後、Ｃｒ層３８が形成されて
いないＣｒ層３８上にＣｕ層３７のＣｕが拡散するのを
防止するために鍍金によりＮｉ層３９及び接着層として
のＡｕ層４０を形成する。
ように接着層としてのＣｒ層３６及び主導体層としての
Ｃｕ層３７を形成し、Ｃｕ層３７上の一部に接着層とし
てのＣｒ層３８を形成した後、Ｃｒ層３８が形成されて
いないＣｒ層３８上にＣｕ層３７のＣｕが拡散するのを
防止するために鍍金によりＮｉ層３９及び接着層として
のＡｕ層４０を形成する。
そして、予め金属パッド４２が形成されたＩＣチップ４
３とＡｕ層４０まで形成された配線基板３１を用意し、
金属パッド４２とＡｕ層４０間にＰｂ−３ｎロー材を挟
んで加熱して接着層としての半田層４１を形成すること
により、第３図に示すような半導体装置を得ることがで
きる。
３とＡｕ層４０まで形成された配線基板３１を用意し、
金属パッド４２とＡｕ層４０間にＰｂ−３ｎロー材を挟
んで加熱して接着層としての半田層４１を形成すること
により、第３図に示すような半導体装置を得ることがで
きる。
上記した従来の半導体装置は、主導体層としてのＣｕ層
３７をポリイミド層３４ａ、３４ｂの開口部３５からポ
リイミド層３４ｂ上にまで形成する構造を採っていた。
３７をポリイミド層３４ａ、３４ｂの開口部３５からポ
リイミド層３４ｂ上にまで形成する構造を採っていた。
しかしながら、この構造の半導体装置では、例えばＳｔ
からなるＩＣチップ４３、ポリイミド層３４ａ、３４ｂ
及びＡ１□０３系セラミック配線基１３１とはその熱膨
張係数が２〜３Ｘ１０−’／”Ｃ１５〜６ Ｘｌ０−’
／”Ｃ１５ｘｌｏ−’／”ｃというように各々異なって
おり、使用環境温度（常温２５℃〜高速作動時１００°
Ｃ）によって各材料の伸縮の仕方が異なる。このため、
金属パッド３３にクラックが入って金属パッド３３が取
れてコンタクト不良が生じたり、半田層４１にひび割れ
が生じて半田層４１と金属バッド４２間でコンタクト不
良が生じたりするといった問題があった。これは、装置
が大型化され、高温になればなる程顕著になる傾向があ
った。
からなるＩＣチップ４３、ポリイミド層３４ａ、３４ｂ
及びＡ１□０３系セラミック配線基１３１とはその熱膨
張係数が２〜３Ｘ１０−’／”Ｃ１５〜６ Ｘｌ０−’
／”Ｃ１５ｘｌｏ−’／”ｃというように各々異なって
おり、使用環境温度（常温２５℃〜高速作動時１００°
Ｃ）によって各材料の伸縮の仕方が異なる。このため、
金属パッド３３にクラックが入って金属パッド３３が取
れてコンタクト不良が生じたり、半田層４１にひび割れ
が生じて半田層４１と金属バッド４２間でコンタクト不
良が生じたりするといった問題があった。これは、装置
が大型化され、高温になればなる程顕著になる傾向があ
った。
そこで、本発明は、熱ストレスによる金属パッドに発生
するクランク及び半田層に発生するひび割れ等を生じ難
くすることができ、コンタクト不良を生じ難くすること
ができる半導体装置を提供することを目的としている。
するクランク及び半田層に発生するひび割れ等を生じ難
くすることができ、コンタクト不良を生じ難くすること
ができる半導体装置を提供することを目的としている。
本発明による半導体装置は上記目的達成のため、配線基
板上に第１の金属パッドが形成され、該第１の金属パッ
ド上に第２の開口部を有する第１の絶縁層が形成され、
該第１の絶縁層上に該第１の開口部に対応する第２の開
口部を有し、かつ該第１の絶縁層上でパターニングされ
分離された第２の絶縁層が形成され、該第１、第２の絶
縁層の該第１、第２の開口部内の該第１の金属パ・７ド
とコンタクトを取るようにメタル層が形成され、該メタ
ル層とチップに形成された第２の金属パッドとが半田層
によって接合され構成されてなるものである。
板上に第１の金属パッドが形成され、該第１の金属パッ
ド上に第２の開口部を有する第１の絶縁層が形成され、
該第１の絶縁層上に該第１の開口部に対応する第２の開
口部を有し、かつ該第１の絶縁層上でパターニングされ
分離された第２の絶縁層が形成され、該第１、第２の絶
縁層の該第１、第２の開口部内の該第１の金属パ・７ド
とコンタクトを取るようにメタル層が形成され、該メタ
ル層とチップに形成された第２の金属パッドとが半田層
によって接合され構成されてなるものである。
本発明では、第１図に示すように、従来のポリイミド層
３４ａ、３４ｂの開口部３５内にメタル層８を形成した
場合よりも更にポリイミド層４ａ、４ｂ上にポリイミド
層６ａ、６ｂを嵩上げしてポリイミド層６ａ、６ｂの開
口部７内にまでメタル層８を形成するようにして、配線
基板１とＩＣチップ１１間のメタル部分の距離を長くし
ている。このため、配線基板１とＩＣチップ１１間のメ
タル部分に加わる熱ストレスによる機械的な変位量を従
来よりも小さくすることができる。
３４ａ、３４ｂの開口部３５内にメタル層８を形成した
場合よりも更にポリイミド層４ａ、４ｂ上にポリイミド
層６ａ、６ｂを嵩上げしてポリイミド層６ａ、６ｂの開
口部７内にまでメタル層８を形成するようにして、配線
基板１とＩＣチップ１１間のメタル部分の距離を長くし
ている。このため、配線基板１とＩＣチップ１１間のメ
タル部分に加わる熱ストレスによる機械的な変位量を従
来よりも小さくすることができる。
以下、本発明を図面に基づいて説明する。
第１図及び第２図は本発明に係る半導体装置の一実施例
を説明する図であり、第１図は一実施例の構造を示す断
面図、第２図は一実施例の製造方法を説明する図である
。これらの図において、１はＡＩｔｏ３系セラミック等
からなる配線基板、２は配線基板１内に形成されたＣｕ
（Ｗでもよい）等からなる配線層としてのビア、３は接
着層としてのＣｒ（ＴｉＷでもよい）層３ａ、抵抗値を
下げるための主導体層としてのＣｕ層、及び接着層とＣ
ｕ層３ｂのＣｕが拡散するのを防止するためのＣｒ層３
ｃ等からなる金属パッド、４ａ、４ｂは絶縁層としての
ポリイミド層、５はポリイミド層４ａ、４ｂに形成され
た開口部、６ａ、６ｂは絶縁層としてのポリイミド層、
７はポリイミド層６ａ、６ｂに形成された開口部、８は
接着層としてのＣｒ（ＴｉＷでもよい）層３ａ、主導体
層としてＮ１（Ｃｕでもよい）層８ｂ及び接着層として
のＡｕ層８０等からなるメタル層、９はｐｂ−５ｎロー
材等からなる半田層、１０は例えばＡｌにＡｕ鍍金をし
た金属パッド、１１はＳｉ等からなるＩＣ（ＬＳＩ）チ
ップである。
を説明する図であり、第１図は一実施例の構造を示す断
面図、第２図は一実施例の製造方法を説明する図である
。これらの図において、１はＡＩｔｏ３系セラミック等
からなる配線基板、２は配線基板１内に形成されたＣｕ
（Ｗでもよい）等からなる配線層としてのビア、３は接
着層としてのＣｒ（ＴｉＷでもよい）層３ａ、抵抗値を
下げるための主導体層としてのＣｕ層、及び接着層とＣ
ｕ層３ｂのＣｕが拡散するのを防止するためのＣｒ層３
ｃ等からなる金属パッド、４ａ、４ｂは絶縁層としての
ポリイミド層、５はポリイミド層４ａ、４ｂに形成され
た開口部、６ａ、６ｂは絶縁層としてのポリイミド層、
７はポリイミド層６ａ、６ｂに形成された開口部、８は
接着層としてのＣｒ（ＴｉＷでもよい）層３ａ、主導体
層としてＮ１（Ｃｕでもよい）層８ｂ及び接着層として
のＡｕ層８０等からなるメタル層、９はｐｂ−５ｎロー
材等からなる半田層、１０は例えばＡｌにＡｕ鍍金をし
た金属パッド、１１はＳｉ等からなるＩＣ（ＬＳＩ）チ
ップである。
次に、その製造方法を説明する。
まず、第２図（ａ）に示すように、例えばスパッタ法に
より配線基板１内のビア２とコンタクトを取るように配
ＮＩＡ基板１上にＣｒ、Ｃｕ、Ｃｒを堆積して接着層と
しての膜厚が例えば１０００人のＣｒ層３ａ、主導体層
としての膜厚が例えば２〜５μｍのＣｕ層３ｂ、及びＣ
ｕ層３ｂのＣｕが拡散するのを防止するためと接着層と
しての膜厚が例えば２０００人のＣｒ層３Ｃを順次形成
した後、例えばウェットエツチングによりＣｒ層３ｃ、
Ｃｕ層３ｂ及びＣｒ層３ａをパターニングして金属パッ
ド３を形成する。ここでのＣｒ層３ａ、３ｃは例えばフ
ェリシアン化カリウム＋ＮａＯＨでウェットエツチング
され、Ｃｕ層３ｂは例えばＨａｓ○４ ＋Ｈｚ Ｏｚ
＋Ｈ２０でウェットエツチングされる。次いで、金属
パッド３を覆うように感光性ポリイミドを２回塗布して
膜厚が例えば７．５μｍのポリイミド層４ａ、及び膜厚
が例えば７．５μｍのポリイミド層４ｂを形成した後、
露光、現像によりポリイミド層４ｂ、４ａをパターニン
グして金属パッド３のＣｒ層３Ｃが露出する開口部５を
形成する。
より配線基板１内のビア２とコンタクトを取るように配
ＮＩＡ基板１上にＣｒ、Ｃｕ、Ｃｒを堆積して接着層と
しての膜厚が例えば１０００人のＣｒ層３ａ、主導体層
としての膜厚が例えば２〜５μｍのＣｕ層３ｂ、及びＣ
ｕ層３ｂのＣｕが拡散するのを防止するためと接着層と
しての膜厚が例えば２０００人のＣｒ層３Ｃを順次形成
した後、例えばウェットエツチングによりＣｒ層３ｃ、
Ｃｕ層３ｂ及びＣｒ層３ａをパターニングして金属パッ
ド３を形成する。ここでのＣｒ層３ａ、３ｃは例えばフ
ェリシアン化カリウム＋ＮａＯＨでウェットエツチング
され、Ｃｕ層３ｂは例えばＨａｓ○４ ＋Ｈｚ Ｏｚ
＋Ｈ２０でウェットエツチングされる。次いで、金属
パッド３を覆うように感光性ポリイミドを２回塗布して
膜厚が例えば７．５μｍのポリイミド層４ａ、及び膜厚
が例えば７．５μｍのポリイミド層４ｂを形成した後、
露光、現像によりポリイミド層４ｂ、４ａをパターニン
グして金属パッド３のＣｒ層３Ｃが露出する開口部５を
形成する。
次に、第２図（ｂ）に示すように、ポリイミド層４ｂ上
に感光性ポリイミドを２回塗布して膜厚が例えば７．５
μｍのポリイミド層６ａ及び膜厚が例えば７．５μｍの
ポリイミド層６ｂを形成した後、露光、現像によりポリ
イミド層６ｂ、６ａを開口部５に対応する開口部７を形
成するように、かっポリイミド層４ｂ上でポリイミド層
６ｂ、６ａが分離されるようにパターニングする。
に感光性ポリイミドを２回塗布して膜厚が例えば７．５
μｍのポリイミド層６ａ及び膜厚が例えば７．５μｍの
ポリイミド層６ｂを形成した後、露光、現像によりポリ
イミド層６ｂ、６ａを開口部５に対応する開口部７を形
成するように、かっポリイミド層４ｂ上でポリイミド層
６ｂ、６ａが分離されるようにパターニングする。
次に、第２図（Ｃ）に示すように、例えば無電界鍍金及
びウェットエツチングにより開口部７．５内の金属パッ
ド３のＣｒ層３Ｃとコンタクトを取るように接着層とし
ての膜厚が例えば１０００人のＮｉ層８ａを形成する。
びウェットエツチングにより開口部７．５内の金属パッ
ド３のＣｒ層３Ｃとコンタクトを取るように接着層とし
ての膜厚が例えば１０００人のＮｉ層８ａを形成する。
次に、第２図（ｄ）に示すように、例えばスルファミン
酸Ｎｉによる電界鍍金及び硫酸系溶液によるウェットエ
ツチングによりＣｒ層８ａ上に主導体層としての膜厚が
例えば３０μｍのＮｉ層８ｂを形成した後、例えば鍍金
及びウェットエツチングによりＮｉ層８ｂ上に接着層と
しての膜厚が例えば０．２〜１μｍのＡｕ層８Ｃを形成
する。この時、Ｎｉ層８ａ、Ｎｉ層８ｂ、Ａｕ層８Ｃか
らなるメタル層８が形成される。ここでは主導体層とし
て応力が小さ（厚（形成しても剥離し難いＮｉ層８ｂを
形成しているが、Ｃｕ層を形成する場合であってもよい
。次いで、所定の開口部を有する治具（図示せず）を用
い、この開口部内に半田を入れ２１５°Ｃ程度のベーパ
ーフェイズ下で半田を溶解させることによりＡｕ層８ｃ
上に膜厚が例えば１００〜２００ μｍの半田層９を形
成する。
酸Ｎｉによる電界鍍金及び硫酸系溶液によるウェットエ
ツチングによりＣｒ層８ａ上に主導体層としての膜厚が
例えば３０μｍのＮｉ層８ｂを形成した後、例えば鍍金
及びウェットエツチングによりＮｉ層８ｂ上に接着層と
しての膜厚が例えば０．２〜１μｍのＡｕ層８Ｃを形成
する。この時、Ｎｉ層８ａ、Ｎｉ層８ｂ、Ａｕ層８Ｃか
らなるメタル層８が形成される。ここでは主導体層とし
て応力が小さ（厚（形成しても剥離し難いＮｉ層８ｂを
形成しているが、Ｃｕ層を形成する場合であってもよい
。次いで、所定の開口部を有する治具（図示せず）を用
い、この開口部内に半田を入れ２１５°Ｃ程度のベーパ
ーフェイズ下で半田を溶解させることによりＡｕ層８ｃ
上に膜厚が例えば１００〜２００ μｍの半田層９を形
成する。
そして、ＩＣＣランプ１１形成された金属パッド１０と
メタル層８のＡｕ層８ｃとを半田Ｎ９によって接合する
ことにより、第１図に示すような半導体装置を得ること
ができる。
メタル層８のＡｕ層８ｃとを半田Ｎ９によって接合する
ことにより、第１図に示すような半導体装置を得ること
ができる。
すなわち、上記実施例では、ポリイミド層４ａ、４ｂ上
に開口部５に対応する開口部７を有し、かつポリイミド
層４ｂでパターニングされ分離されたポリイミド層６ａ
、６ｂを更に形成し、このポリイミド層６ａ、６ｂの開
口部５．７内の金属パッド３をコンタクトを取るように
メタル層８を形成している。このように、従来のポリイ
ミド層４ａ、４ｂの開口部５内にメタル層８を形成した
場合よりも更にポリイミド層４ａ、４ｂ上にポリイミド
層６ａ、６ｂを嵩上げして、ポリイミド層６ａ、６ｂの
開口部７内にまでメタル層８を形成するようにして、配
線基板１とＩＣチップ１１間のメタル部分の距離を長く
している。このため、配線のため、配線基板ｌとＩＣチ
ップ１１間のメタル部分に加わる熱ストレスによる機械
的な変位量を従来よりも小さくすることができ（ある中
心から同じ距離だけ変位を加えた場合従来は大きく曲が
るが本実施例は少ししか曲がらない）、熱ストレスによ
る金属バ・ノド３、メタル層８に発生するクランク及び
半田層９に発生するひび割れ等を生じ難くすることがで
き、コンタクト不良を生じ難くすることができる。
に開口部５に対応する開口部７を有し、かつポリイミド
層４ｂでパターニングされ分離されたポリイミド層６ａ
、６ｂを更に形成し、このポリイミド層６ａ、６ｂの開
口部５．７内の金属パッド３をコンタクトを取るように
メタル層８を形成している。このように、従来のポリイ
ミド層４ａ、４ｂの開口部５内にメタル層８を形成した
場合よりも更にポリイミド層４ａ、４ｂ上にポリイミド
層６ａ、６ｂを嵩上げして、ポリイミド層６ａ、６ｂの
開口部７内にまでメタル層８を形成するようにして、配
線基板１とＩＣチップ１１間のメタル部分の距離を長く
している。このため、配線のため、配線基板ｌとＩＣチ
ップ１１間のメタル部分に加わる熱ストレスによる機械
的な変位量を従来よりも小さくすることができ（ある中
心から同じ距離だけ変位を加えた場合従来は大きく曲が
るが本実施例は少ししか曲がらない）、熱ストレスによ
る金属バ・ノド３、メタル層８に発生するクランク及び
半田層９に発生するひび割れ等を生じ難くすることがで
き、コンタクト不良を生じ難くすることができる。
本発明によれば、熱ストレスによる金属パッドに発生す
るクランク及び半田層に発生するひび割れ等を生じ難く
することができ、コンタクト不良を生じ難くすることが
できるという効果がある。
るクランク及び半田層に発生するひび割れ等を生じ難く
することができ、コンタクト不良を生じ難くすることが
できるという効果がある。
第１図及び第２図は本発明に係る半導体装１の一実施例
を説明する図であり、 第１図は一実施例の構造を示す断面図、第２図は一実施
例の製造方法を説明する図、第３図は従来例の構造を示
す断面図である。 １・・・・・・配線基板、 ３・・・・・・金属パッド、 ４ａ、４ｂ・・・・・・ポリイミド層、５・・・・−・
開口部、 ６ａ、６ｂ・−・−・・ポリイミド層、７・・・・・・
開口部、 ８・・・・・・メタル層、 ９・・・・・・半田層、 １０・−・・・・金属パッド、 １１・・・・・・ＩＣチップ。 一実施例の構造を示す断面図 ン 一実施例の製造方法を説明する図 第２図
を説明する図であり、 第１図は一実施例の構造を示す断面図、第２図は一実施
例の製造方法を説明する図、第３図は従来例の構造を示
す断面図である。 １・・・・・・配線基板、 ３・・・・・・金属パッド、 ４ａ、４ｂ・・・・・・ポリイミド層、５・・・・−・
開口部、 ６ａ、６ｂ・−・−・・ポリイミド層、７・・・・・・
開口部、 ８・・・・・・メタル層、 ９・・・・・・半田層、 １０・−・・・・金属パッド、 １１・・・・・・ＩＣチップ。 一実施例の構造を示す断面図 ン 一実施例の製造方法を説明する図 第２図
Claims (1)
- 【特許請求の範囲】 配線基板（１）上に第１の金属パッド（３）が形成さ
れ、 該第１の金属パッド（３）上に第１の開口部（５）を有
する第１の絶縁層（４ａ、４ｂ）が形成され、 該第１の絶縁層（４ａ、４ｂ）上に該第１の開口部（５
）に対応する第２の開口部（７）を有し、かつ該第１の
絶縁層（４ｂ）上でパターニングされ分離された第２の
絶縁層（６ａ、６ｂ）が形成され、 該第１、第２の絶縁層（６ａ、６ｂ）の該第１、第２の
開口部（５、７）内の該第１の金属パッド（３）とコン
タクトを取るようにメタル層（８）が形成され、 該メタル層（８）とチップ（１１）に形成された第２の
金属パッド（１０）とが半田層（９）によって接合され
構成されてなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26798390A JPH04144247A (ja) | 1990-10-05 | 1990-10-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26798390A JPH04144247A (ja) | 1990-10-05 | 1990-10-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04144247A true JPH04144247A (ja) | 1992-05-18 |
Family
ID=17452284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26798390A Pending JPH04144247A (ja) | 1990-10-05 | 1990-10-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04144247A (ja) |
-
1990
- 1990-10-05 JP JP26798390A patent/JPH04144247A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4710592A (en) | Multilayer wiring substrate with engineering change pads | |
| US4360142A (en) | Method of forming a solder interconnection capable of sustained high power levels between a semiconductor device and a supporting substrate | |
| US6159586A (en) | Multilayer wiring substrate and method for producing the same | |
| JPH0332914B2 (ja) | ||
| US4290079A (en) | Improved solder interconnection between a semiconductor device and a supporting substrate | |
| JP2000091371A (ja) | 半導体装置およびその製造方法 | |
| JP2004266074A (ja) | 配線基板 | |
| JPH04133330A (ja) | 半導体装置およびその接続方法 | |
| JP2001077228A (ja) | 半導体パッケージ用プリント配線板およびその製造方法 | |
| JPH0982751A (ja) | デバイスの実装構造 | |
| US20040036158A1 (en) | Tab tape, method of making same and semiconductor device | |
| JPH04144247A (ja) | 半導体装置 | |
| JP2003045917A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JPH09306949A (ja) | 複合バンプへのテープ自動化結合方法 | |
| JP2721580B2 (ja) | 半導体装置の製造方法 | |
| JP2729647B2 (ja) | 熱電装置の製造方法 | |
| JP3323091B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS6359535B2 (ja) | ||
| JPH118250A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2903331B2 (ja) | 熱電装置の製造方法 | |
| JP2000031319A (ja) | 半導体素子搭載用基板キャリアー及びこれを用いた半 導体装置 | |
| JP3172267B2 (ja) | 大規模配線基板及びその製造方法 | |
| JPH11163019A (ja) | 半導体装置およびその製造方法 | |
| JPH07161765A (ja) | フィルムキャリア型半導体装置 | |
| JP2001274203A (ja) | ２メタル基板とｂｇａ構造 |