JPH04139880A - チヤネル可変式ゲートアレイ - Google Patents
チヤネル可変式ゲートアレイInfo
- Publication number
- JPH04139880A JPH04139880A JP26412690A JP26412690A JPH04139880A JP H04139880 A JPH04139880 A JP H04139880A JP 26412690 A JP26412690 A JP 26412690A JP 26412690 A JP26412690 A JP 26412690A JP H04139880 A JPH04139880 A JP H04139880A
- Authority
- JP
- Japan
- Prior art keywords
- area
- power supply
- lines
- channel
- gate array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 7
- 210000004907 gland Anatomy 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000001588 bifunctional effect Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はチャネル可変式ゲートアレイ【こ関し。
特に電源及びグランド線の配線昏こ自動配置配線の配線
領域を使用することで電源及びグランドの強化を図り、
同時に回路集積度を向上させfこチャネル可変式ゲート
アレイを提供する。
領域を使用することで電源及びグランドの強化を図り、
同時に回路集積度を向上させfこチャネル可変式ゲート
アレイを提供する。
第3図は従来のチャネル可変式ゲートアレイのチップ構
成を示す平面図である。図に43いて、(1)はチッグ
上に列状【こ配置され1こPチャネルトランジスタおよ
びNチャネルトランジス4組で構成される領域c以下ベ
ンチと呼Jr:) 、 +2+はベンチ(1)内のPチ
ャネルトランジスタ2Nチャネルトランジスタを使用し
て実現し1こ機能素子が配置されている領域、(3)は
ベンチ(【)の上面に設けられfこ配線領域、(4)と
(5)は第1の電位である電源及び第2の電位であるグ
ランドの各′電位をチップの内部領域0こ与える1こめ
の電源線及びグランド線、(6)は領域(2)の上に構
成されγこ機能素子、(7)は領域(2)の上を二機能
素子(6)を配置していつTこ時に生じる無駄な領域で
ある。
成を示す平面図である。図に43いて、(1)はチッグ
上に列状【こ配置され1こPチャネルトランジスタおよ
びNチャネルトランジス4組で構成される領域c以下ベ
ンチと呼Jr:) 、 +2+はベンチ(1)内のPチ
ャネルトランジスタ2Nチャネルトランジスタを使用し
て実現し1こ機能素子が配置されている領域、(3)は
ベンチ(【)の上面に設けられfこ配線領域、(4)と
(5)は第1の電位である電源及び第2の電位であるグ
ランドの各′電位をチップの内部領域0こ与える1こめ
の電源線及びグランド線、(6)は領域(2)の上に構
成されγこ機能素子、(7)は領域(2)の上を二機能
素子(6)を配置していつTこ時に生じる無駄な領域で
ある。
次に従来のチャネル可変式ゲートアレイをこおいて任意
の回路を構成する場合9こついて説明する。
の回路を構成する場合9こついて説明する。
ベンチfilに構成される回路は任意の回路の内。
入出力回路を除いfこ回路部分であり、これを機能素子
(6)単位でベンチ(1)上に構成すると、ベンチ(1
)は機能素子(6)が配置されγこ領域(2)となり、
この時領域(2)内には無駄な領域(7)が生じる。ま
Tこ、各機能素子(6)間の配線は上記で使用した以外
のベンチ(1)の領域上を配線領域(3)としてコンピ
ュータによる自動配置配線にて構成される。この結果、
チャネル可変式ゲートアレイにおいては機能素子配置領
域(2)間と機能素子(6)間を結ぶ配線領域(3)が
ベンチfil毎【こ区別される。
(6)単位でベンチ(1)上に構成すると、ベンチ(1
)は機能素子(6)が配置されγこ領域(2)となり、
この時領域(2)内には無駄な領域(7)が生じる。ま
Tこ、各機能素子(6)間の配線は上記で使用した以外
のベンチ(1)の領域上を配線領域(3)としてコンピ
ュータによる自動配置配線にて構成される。この結果、
チャネル可変式ゲートアレイにおいては機能素子配置領
域(2)間と機能素子(6)間を結ぶ配線領域(3)が
ベンチfil毎【こ区別される。
従来のチャネル可変式ゲートアレイは以上のように構成
されてい1このでベンチ上に設けられ1こ配線領域に1
本でも配線が配置されると、そのベンチは総て配線領域
となり機能素子を置くことができないので1回路を構成
すると無駄な空き領域ができてしまう。
されてい1このでベンチ上に設けられ1こ配線領域に1
本でも配線が配置されると、そのベンチは総て配線領域
となり機能素子を置くことができないので1回路を構成
すると無駄な空き領域ができてしまう。
まTこ、例えば機能素子が配置される領域上に左側から
機能単位で回路を配置して行くような場合には、電源線
及びグランド線【こよって領域が区切られる1こめに効
果良く回路を配置できず、回路の集積度を落すという問
題点かあつTコ。
機能単位で回路を配置して行くような場合には、電源線
及びグランド線【こよって領域が区切られる1こめに効
果良く回路を配置できず、回路の集積度を落すという問
題点かあつTコ。
この発明は上記のような問題点を解消するTこめになさ
れTこもので、機能素子が配置される領域と配線領域か
らなる内部領域において、ベンチ列に垂直にベンチ上を
こ構成されていTこ電源線及びグランド線を除去し、配
線領域の空き領域にベンチ列に平行に電源線及びグラン
ド線を構成することによって、電源線及びグランド線の
強化が可能で1その結果1機能素子が配置される領域に
機能素子を配置しTこ場合に生じる無駄な領域を少なく
し、回路集積度を向上させTこチャネル可変式ゲートア
レイを得ることを目的とする。
れTこもので、機能素子が配置される領域と配線領域か
らなる内部領域において、ベンチ列に垂直にベンチ上を
こ構成されていTこ電源線及びグランド線を除去し、配
線領域の空き領域にベンチ列に平行に電源線及びグラン
ド線を構成することによって、電源線及びグランド線の
強化が可能で1その結果1機能素子が配置される領域に
機能素子を配置しTこ場合に生じる無駄な領域を少なく
し、回路集積度を向上させTこチャネル可変式ゲートア
レイを得ることを目的とする。
〔課題を解決するfこめの手段]
この発明に係るチャネル可変式ゲートアレイはゲートア
レイの内部領域に電源線及びグランド線の専用領域を設
けずに、配線領域に電源線及びグランド線を配置して回
路集積度を向上させTこものである。
レイの内部領域に電源線及びグランド線の専用領域を設
けずに、配線領域に電源線及びグランド線を配置して回
路集積度を向上させTこものである。
〔作用]
この発明におけるチャネル可変式ゲートアレイは、各配
線領域の空き領域に電源線及びグランド線を配置するよ
うにしTこので、電源線及びグランド線の強化が図れる
と同時に回路の集積度が向上する。
線領域の空き領域に電源線及びグランド線を配置するよ
うにしTこので、電源線及びグランド線の強化が図れる
と同時に回路の集積度が向上する。
以下、この発明の一実施例を図について説明する。第1
図はこの発明の一実施例であるチャネル可変式ゲートア
レイの平面図である。なお1図中符号(1)〜f41.
16)〜(7)は前記従来のものと同一のものである。
図はこの発明の一実施例であるチャネル可変式ゲートア
レイの平面図である。なお1図中符号(1)〜f41.
16)〜(7)は前記従来のものと同一のものである。
図において、(8)は配線領域(3)の空き領域に配置
されTこ電源線及びグランド線である。
されTこ電源線及びグランド線である。
ここで配線領域(3)の縦配線は第2アルミにより。
まTこ横配線は第1アルミをこよりなされており、図示
のように配線領域(3)の下部に第1アルミの空き領域
があつ1ことする。この領域を利用して可能な限り幅の
広い第1アルミQこよって電源あるいはグランド線を配
置することによって、コンピュータによって自動配置配
線されTこ任意の回路構成やこ何ら影響を及ぼすことな
く、電源線及びグランド線の配線を行うことができる。
のように配線領域(3)の下部に第1アルミの空き領域
があつ1ことする。この領域を利用して可能な限り幅の
広い第1アルミQこよって電源あるいはグランド線を配
置することによって、コンピュータによって自動配置配
線されTこ任意の回路構成やこ何ら影響を及ぼすことな
く、電源線及びグランド線の配線を行うことができる。
他の配線領域についても同様である。
以上のようにこの発明9こよれば、チャネル可変式ゲー
トアレイの電源線及びグランド線を強化するTこめの専
用領域を設けずに配線領域の空き領域をこ電源線及びグ
ランド線を配置するようにしTこので、電源線及びグラ
ンド線の強化が図れると同時に回路集積度が向上する効
果がある。
トアレイの電源線及びグランド線を強化するTこめの専
用領域を設けずに配線領域の空き領域をこ電源線及びグ
ランド線を配置するようにしTこので、電源線及びグラ
ンド線の強化が図れると同時に回路集積度が向上する効
果がある。
第1図はこの発明の一実施例を示すチャネル可変式ゲー
トアレイのチップ構成を示す平面図、第2図は第1図の
領域の機能素子の部分拡大図、第3図は従来のチャネル
可変式ゲートアレイのチップ構成を示す平面図に第4図
は第3図の領域の機能素子の部分拡大図である。 図において、(1):ベンチ、 +21 +領域、 [
3) :配線領域、(4):電源線及びグランド線、(
6):機能素子、(7):無駄な領域、 (8) :電
源線あるいはグランド線。 なお、 図中。 同一符号は同一 ま1こは相当部分 を示ず。
トアレイのチップ構成を示す平面図、第2図は第1図の
領域の機能素子の部分拡大図、第3図は従来のチャネル
可変式ゲートアレイのチップ構成を示す平面図に第4図
は第3図の領域の機能素子の部分拡大図である。 図において、(1):ベンチ、 +21 +領域、 [
3) :配線領域、(4):電源線及びグランド線、(
6):機能素子、(7):無駄な領域、 (8) :電
源線あるいはグランド線。 なお、 図中。 同一符号は同一 ま1こは相当部分 を示ず。
Claims (1)
- 相対向してPチャネル活性領域とNチャネル活性領域
とを形成し、これら前記各活性領域へ互いに隣接して複
数のゲート電極を形成し、前記各活性領域及び前記ゲー
ト電極によりPチャネルMOSトランジスタ及びNチャ
ネルMOSトランジスタからなる複数対の相補形回路を
構成する集積回路装置において、列状に配置された前記
Pチャネルトランジスタ列およびNチャネルトランジス
タ列上に構成された配線領域に、第1の電位を与える電
源線と第2の電位を与えるGND線を配置させたことを
特徴とするチャネル可変式ゲートアレイ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26412690A JPH04139880A (ja) | 1990-10-01 | 1990-10-01 | チヤネル可変式ゲートアレイ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26412690A JPH04139880A (ja) | 1990-10-01 | 1990-10-01 | チヤネル可変式ゲートアレイ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04139880A true JPH04139880A (ja) | 1992-05-13 |
Family
ID=17398836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26412690A Pending JPH04139880A (ja) | 1990-10-01 | 1990-10-01 | チヤネル可変式ゲートアレイ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04139880A (ja) |
-
1990
- 1990-10-01 JP JP26412690A patent/JPH04139880A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4036688B2 (ja) | 自動配置配線用スタンダードセルライブラリ及び半導体集積装置 | |
KR950034686A (ko) | 게이트 어레이의 기본 셀 및 이 기본 셀을 포함하는 게이트 어레이 | |
KR960025729A (ko) | 반도체 기억 장치 | |
EP0112894A1 (en) | ROUTING OF A SUPPLY BUS FOR DOOR NETWORKS. | |
KR970053608A (ko) | 반도체 장치 | |
US5404035A (en) | Multi-voltage-level master-slice integrated circuit | |
JPS6065546A (ja) | ゲ−トアレイ型集積回路 | |
KR950010202B1 (ko) | 반도체집적회로 | |
US5063430A (en) | Semiconductor integrated circuit device having standard cells including internal wiring region | |
JPH0831581B2 (ja) | 半導体装置 | |
JPH06509911A (ja) | 連続基板タップを備えた対称な多層金属論理アレイ | |
JPH04139880A (ja) | チヤネル可変式ゲートアレイ | |
JPH0774327A (ja) | 半導体集積回路装置 | |
US5422581A (en) | Gate array cell with predefined connection patterns | |
USH512H (en) | Automated universal array | |
JPS6290948A (ja) | 半導体集積回路装置 | |
JPH04127556A (ja) | 半導体集積回路 | |
JPH03108760A (ja) | Cmosゲートアレイ | |
JPH023279A (ja) | 相補型misマスタスライスlsiの基本セル | |
JPH0472755A (ja) | 化合物半導体集積装置 | |
JPH0237749A (ja) | マスタースライス型半導体装置 | |
JPH09153286A (ja) | 半導体記憶装置 | |
JPH0154861B2 (ja) | ||
JPH0362551A (ja) | スタンダードセル及びスタンダードセル列 | |
KR930010078B1 (ko) | 반도체 집적회로장치 |