JPH04134884A - 超電導素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、超電導素子に関する。より詳細には、新規な
構成の超電導素子に関する。

従来の技術 超電導を使用した代表的な素子に、ジョセフソン素子が
ある。ジョセフソン素子は、一対の超電導体をトンネル
障壁を介して結合した構成であり、高速スイッチング動
作が可能である。しかしながら、ジョセフソン素子は２
端子の素子であり、論理回路を実現するためには複雑な
回路構成になってしまう。

一方、超電導を利用した３端子素子としては、超電導ベ
ーストランジスタ、超電導ＦＥＴ等がある。第２図に、
超電導ベーストランジスタの概念図を示す。第２図の超
電導ベーストランジスタは、超電導体または常電導体で
構成されたエミッタ２１、絶縁体で構成されたトンネル
障壁２２、超電導体で構成されたベース２３、半導体ア
イソレータ２４および常電導体で構成されたコレクタ２
５を積層した構成になっている。この超電導ベーストラ
ンジスタは、トンネル障壁２２を通過した高速電子を利
用した低電力消費、高速動作の素子である。

第３図に、超電導ＦＥＴの概念図を示す。第３図の超電
導ＦＥＴは、超電導体で構成されている超電導ソース電
極４１および超電導ドレイン電極４２が、半導体層４３
上に互いに近接して配置されている。超電導ソース電極
４１および超電導ドレイン電極４２の間の部分の半導体
層４３は、下側が大きく削られ厚さが薄くなっている。

また、半導体層４３の下側表面にはゲート絶縁膜４６が
形成され、ゲート絶縁膜４６上にゲート電極４４が設け
られている。

超電導ＦＥＴは、超電導近接効果で超電導ソース電極４
１および超電導ドレイン電極４２間の半導体層４３を流
れる超電導電流を、ゲート電圧で制御する低電力消費、
高速動作の素子である。

さらに、ソース電極、ドレイン電極間に超電導体でチャ
ネルを形成し、この超電導チャネルを流れる電流をゲー
ト電極に印加する電圧で制御する３端子の超電導素子も
発表されている。

発明が解決しようとする課題 上記の超電導ベーストランジスタおよび超電導ＦＥＴは
、いずれも半導体層と超電導体層とが積層された部分を
有する。ところが、近年研究が進んでいる酸化物超電導
体を使用して、半導体層と超電導体層との積層構造を作
製することは困難である。また、この構造が作製できて
も半導体層と超電導体層の間の界面の制御が難しく、素
子として満足な動作をしなかった。

また、超電導ＦＥＴは、超電導近接効果を利用するため
、超電導ソース電極４１および超電導ドレイン電極４２
を、それぞれを構成する超電導体のコヒーレンス長の数
倍程度以内に近接させて作製しなければならない。特に
酸化物超電導体は、コヒーレンス長が短いので、酸化物
超電導体を使用した場合には、超電導ソース電極４１お
よび超電導ドレイン電極４２間の距離は、数ＩＱｎｍ以
下にしなければならない。このような微細加工は非常に
困難であり、従来は酸化物超電導体を使用した超電導Ｆ
ＥＴを再現性よく作製できなかった。

さらに、従来の超電導チャネルを有する超電導素子は、
変調動作は確認されたが、キャリア密度が高いため、完
全なオン／オフ動作ができなかった。酸化物超電導体は
、キャリア密度が低いので、超電導チャネルに使用する
ことにより、完全なオン／オフ動作を行う上記の素子の
実現の可能性が期待されている。しかしながら、超電導
チャネルは５ｎｍ程庫の厚さにしなければならず、その
ような構成の実現することは困難であった。

そこで本発明の目的は、上記従来技術の問題点を解決し
た、新規な構成の超電導素子を提供することにある。

課題を解決するたｔの手段 本発明に従うと、基板上に成膜された酸化物超電導薄膜
に形成された超電導チャネルと、該超電導チャネルの両
端近傍に配置されて該超電導チャネルに電流を流すソー
ス電極およびドレイン電極と、前記超電導チャネル上に
配置されて該超電導チャネルに流れる電流を制御するゲ
ート電極を具備する超電導素子において、前記ゲート電
極が絶縁層を介して前記超電導チャネル上に配置され、
前記ゲート電極が発生する電場の方向の前記超電導チャ
ネルの厚さが約５ｎｍ以下であることを特徴とする超電
導素子が提供される。

一代理 本発明の超電導素子は、酸化物超・電導体による超電導
チャネルと、超電導チャネルに電流を流すソース電極お
よびドレイン電極と、超電導チャネルを流れる電流を制
御するゲート電極とを具備する。ゲート電極は、絶縁体
を介して超電導チャネル上に配置されている。また、超
電導チャネルの厚さは約５ｎｍ以下である。

本発明の超電導素子では、従来の超電導ＦＥＴや超電導
ベーストランジスタを酸化物超電導体を使用して作製す
る際に必要であった、微細加工技術の制限が緩和され、
酸化物超電導体層と半導体層との積層構造が不要である
。

即ち、本発明の超電導素子で最も微細な加工は、超電導
チャネルの厚さを約５ｎｍ以下に形成する加工であるが
、本発明の超電導素子の構成では、厚い超電導薄膜を削
る加工を行わずに、この超電導チャネルを形成すること
が可能である。

本発明の超電導素子の一態様では、一部に突起が形成さ
れた基板上に成膜された酸化物超電導薄膜の突起の上の
部分を超電導チャネルとしている。

この構成の超電導素子を作製する場合には、突起が形成
された基板上に適当な厚さの酸化物超電導薄膜を成膜す
るだけで、超電導チャネルが形成される。

また、本発明の別の態様の超電導素子は、基板上に約５
ｎｍの厚さに成膜した酸化物超電導薄膜上に形成された
ゲート電極を具備する。この構成の超電導素子は、基板
上に約５ｎｍの厚さの酸化物超電導薄膜を成膜すれば作
製できる。

本発明の超電導素子において、基板には、ＭｇＯ１Ｓｒ
ＴｉＯ３等の酸化物単結晶基板が使用可能である。

これらの基板上には、配向性の高い結晶からなる酸化物
超電導薄膜を成長させることが可能であるので好ましい
。また、表面に絶縁層を有する半導体基板を使用するこ
ともできる。

また、本発明の超電導素子には、Ｙ　−Ｂａ　−ＣｕＯ
系酸化物超電導体、Ｂｉ　−３ｒ　−Ｃａ−Ｃｕ　−０
系酸化物超電導体、ＴＩ　−Ｂａ　−Ｃａ　−Ｃｕ　−
０系酸化物超電導体等任意の酸化物超電導体を使用する
ことができる。

以下、本発明を実施例により、さらに詳しく説明するが
、以下の開示は本発明の単なる実施例に過ぎず、本発明
の技術的範囲をなんら制限するものではない。

実施例 第１図（ａ）〜（Ｃ）に、それぞれ異なる態様の本発明
の超電導素子の断面図を示す。第１図（ａ）の超電導素
子は、非超電導領域５０の上が、厚さ約５ｎｍの極薄の
超電導チャネル１０になっている酸化物超電導薄膜１を
有する。超電導チャネル１０の上には絶縁層６を介して
ゲート電極４が配置され、酸化物超電導薄膜ｌ上の超電
導チャネル１０の両側には、ソース電極２およびドレイ
ン電極３が配置されている。

非超電導領域５０は、基板５に形成された突起でもよい
し、基板５の成分が酸化物超電導薄膜１内に拡散されて
形成されたものでもよい。また、予め基板５の一部に酸
化物超電導体中に拡散しやすい元素をドープしておき、
酸化物超電導薄膜１の成膜時に拡散して形成されたもの
でもよい。

第１図ら）の超電導素子は、基板５上に成膜された厚さ
約５ｎｍの極薄の酸化物超電導薄膜による超電導チャネ
ル１０上に絶縁層６を介してゲート電極４が配置され、
ゲート電極４をマスクとしてさらに厚く成膜された酸化
物超電導薄膜１を具備する。

酸化物超電導薄膜１の両端には、ソース電極２およびド
レイン電極３が配置されている。

第１図（Ｃ）の超電導素子は、基板５上に成膜され、内
部にゲート電極４が埋設された酸化物超電導薄膜１を有
する。酸化物超電導薄膜１のゲート電極４の下の部分は
、厚さ約５ｎｍの極薄の超電導チャネル１０になってい
る。ゲート電極４は、多結晶ＳｉまたはＳｌを含む化合
物からなる常電導層と絶縁体層６で構成され、酸化物超
電導薄膜１のゲート電極４の周囲の部分は、ゲート電極
４から拡散したＳｌにより含Ｓｉ層５１となっている。

含Ｓｉ層５１は、Ｓｉが添加（ドープ）された酸化物超
電導体で構成され、臨界温度が酸化物超電導薄膜１の他
の部分よりも大幅に低くなっている。そのた約、この超
電導素子の使用温度では、酸化物超電導薄膜１は超電導
状態であるが、含Ｓｉ層５０は超電導性を持たない。従
って、ゲート電極４は、酸化物超電導薄膜１から絶縁さ
れる。

本発明の超電導素子はいずれも作製する場合に、超電導
ＦＥＴを作製する場合に要求される微細加工技術の制限
が緩和される。また、表面が平坦にできるので、後に必
要に応じ配線を形成することが容易になる。従って、作
製が容易であり、素子の性能も安定しており、再現性も
よい。

発明の詳細 な説明したように、本発明の超電導素子は、超電導チャ
ネル中を流れる超電導電流をゲート電圧で制御する構成
となっている。従って、従来の超電導ＦＥＴのように、
超電導近接効果を利用していないので微細加工技術の制
限が緩和される。

また、超電導体と半導体を積層する必要もないので、酸
化物超電導体を使用して高性能な素子が作製できる。

本発明により、超電導技術の電子デバイスへの応用がさ
らに促進される。

【図面の簡単な説明】

第１図（ａ）〜（Ｃ）は、それぞれ異なる態様の本発明
の超電導素子の概略図であり、 第２図は、超電導ベーストランジスタの概略図であり、 第３図は、超電導ＦＥＴの概略図である。 〔主な参照番号〕 １・・・酸化物超電導薄膜、 第１図 ５、基板 ２・・・ソース電極、 ３・・・ドレイン電極、 ４・・・ゲート電極、　５・・・基板

Claims (1)

【特許請求の範囲】
1. 　基板（５）上に成膜された酸化物超電導薄膜（１）に
   形成された超電導チャネル（１０）と、該超電導チャネ
   ル（１０）の両端近傍に配置されて該超電導チャネル（
   １０）に電流を流すソース電極（２）およびドレイン電
   極（３）と、前記超電導チャネル（１０）上に配置され
   て該超電導チャネル（１０）に流れる電流を制御するゲ
   ート電極（４）を具備する超電導素子において、前記ゲ
   ート電極（４）が絶縁層（６）を介して前記超電導チャ
   ネル（１０）上に配置され、前記ゲート電極（４）が発
   生する電場の方向の前記超電導チャネル（１０）の厚さ
   が約５ｎｍ以下であることを特徴とする超電導素子。