JPH04134275A - 論理回路 - Google Patents
論理回路Info
- Publication number
- JPH04134275A JPH04134275A JP2257798A JP25779890A JPH04134275A JP H04134275 A JPH04134275 A JP H04134275A JP 2257798 A JP2257798 A JP 2257798A JP 25779890 A JP25779890 A JP 25779890A JP H04134275 A JPH04134275 A JP H04134275A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- internal signal
- circuit
- converter
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 abstract description 17
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 238000005259 measurement Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は論理回路に関し、特にその回路動作の試験回路
に関する。
に関する。
従来、論理回路の回路動作試験は、動作確認を必要とす
る各信号線に対し、測定用の端子を1対1で接続し、そ
れぞれについてHレベルやLレベル等の判定を個々に行
なっている。このため、回路の規模が増大した場合には
、必要となるプローブの数も増大する。現在、汎用の論
理集積回路用の試験機では、500本以上の測定用端子
を設けるようになっており、さらに、これらの集積回路
を実装したボード用の試験機においては、2oOO本以
上の測定端子を設けるようになっており、この端子増加
傾向は、今後も回路規模の増大に伴なって進んで行く。
る各信号線に対し、測定用の端子を1対1で接続し、そ
れぞれについてHレベルやLレベル等の判定を個々に行
なっている。このため、回路の規模が増大した場合には
、必要となるプローブの数も増大する。現在、汎用の論
理集積回路用の試験機では、500本以上の測定用端子
を設けるようになっており、さらに、これらの集積回路
を実装したボード用の試験機においては、2oOO本以
上の測定端子を設けるようになっており、この端子増加
傾向は、今後も回路規模の増大に伴なって進んで行く。
従来例として、混成集積回路を第2図に示す。
第2図において、論理型混成集積回路9は、通常の論理
動作において外部端子1よりの入出力信号を外部信号線
2を通して、論理信号処理用集積回路20.21に通じ
、さらに集積回路20.21間は内部信号線3,4によ
り接続されており、論理信号処理を行なっている。
動作において外部端子1よりの入出力信号を外部信号線
2を通して、論理信号処理用集積回路20.21に通じ
、さらに集積回路20.21間は内部信号線3,4によ
り接続されており、論理信号処理を行なっている。
この従来例において、この混成集積回路9の電気的動作
試験を行う場合、動作確認上内部信号線4の動作を確認
する必要がある時は、測定用外部端子10を設けること
が必要となり、この場合内部信号線4の信号の本数と同
数の外部端子が追加されていた。
試験を行う場合、動作確認上内部信号線4の動作を確認
する必要がある時は、測定用外部端子10を設けること
が必要となり、この場合内部信号線4の信号の本数と同
数の外部端子が追加されていた。
このような従来の論理回路試験では、被試験回路に対し
、多数の測定端子を接続することが必要であるが、通常
の試験では非破壊試験が原則であるため、測定端子の接
続では、端子10に機械的に接触することにより、電気
的な接続を得ていた。しかし、接続点数が増大すると、
それに伴なって接続点において接触不良の発生も増大し
、試験自体の安定性拳信頼性が損われる欠点があった。
、多数の測定端子を接続することが必要であるが、通常
の試験では非破壊試験が原則であるため、測定端子の接
続では、端子10に機械的に接触することにより、電気
的な接続を得ていた。しかし、接続点数が増大すると、
それに伴なって接続点において接触不良の発生も増大し
、試験自体の安定性拳信頼性が損われる欠点があった。
本発明の目的は、前記欠点を解決し、接続点において接
触不良が発生しないようにした論理回路を提供すること
にある。
触不良が発生しないようにした論理回路を提供すること
にある。
本発明の構成は、複数の論理素子間を接続する内部信号
線を備えた論理回路において、前記内部信号線を入力と
しかつアナログ出力を外部出力端子に接続したD/A変
換器を設けたことを特徴とする。
線を備えた論理回路において、前記内部信号線を入力と
しかつアナログ出力を外部出力端子に接続したD/A変
換器を設けたことを特徴とする。
次に不発明について図面を参照して説明する。
第1図は本発明の一実施例の論理回路として混成集積回
路を示したブロック図である。
路を示したブロック図である。
第1図において、混成集積回路9′内は、破線内部であ
り、高密度論理回路からなる半導体装置5.6を含んで
いる。半導体装置5,6は、外部端子1により混成集積
航路9′の外部と接続可能な信号線2と、混成集積回路
9′内部のみで接続される内部信号線3,4とに接続さ
れる。この内部信号線3,4のうち論理動作確認用とし
て必要な部分の内部信号線4は、内部信号線4の信号数
に対応した分解能を持ったD/A変換器7の入力となる
、このD/A変換器7は、内部信号線4の信号状態に対
応してD/A変換を行なった結果をD/A出力端子8へ
出力する。端子8から、アナログ情報として、取り出せ
る。
り、高密度論理回路からなる半導体装置5.6を含んで
いる。半導体装置5,6は、外部端子1により混成集積
航路9′の外部と接続可能な信号線2と、混成集積回路
9′内部のみで接続される内部信号線3,4とに接続さ
れる。この内部信号線3,4のうち論理動作確認用とし
て必要な部分の内部信号線4は、内部信号線4の信号数
に対応した分解能を持ったD/A変換器7の入力となる
、このD/A変換器7は、内部信号線4の信号状態に対
応してD/A変換を行なった結果をD/A出力端子8へ
出力する。端子8から、アナログ情報として、取り出せ
る。
このように、本実施例の論理回路は、動作確認が必要な
複数の信号線からの信号を入力とするD/A(デジタル
−アナログ)変換器と、このD/A変換器の出力と試験
機との電気的接続を得るための接続用端子とを備えてい
る。
複数の信号線からの信号を入力とするD/A(デジタル
−アナログ)変換器と、このD/A変換器の出力と試験
機との電気的接続を得るための接続用端子とを備えてい
る。
以上説明したように、本発明は、複数本の論理信号の状
態をD/A変換器を用いて、アナログレベルの状態に対
応させることにより、1本の信号線の状態に変換した結
果、複数本の論理信号線の状態が1本のアナログ信号線
の状態を試験することにより確認することが可能となり
、仮に8ビツト(b i t)分解能を有するD/A変
換器を用いた場合には、試験用として接続する接続点1
点に対し一8本の信号線の状態の確認が可能となり、こ
の場合接続点数は8分の1に減少することかでき、接続
点の増加に伴なって発生する接触不良による試験の安定
性・信顆性が単純に8倍に向上し、さらに接続点数の減
少により従来接触点数過大によりあきらめていた信号線
に対しても試験の実施が可能となり、論理回路動作の試
験が確実に行えるという効果があZ、。
態をD/A変換器を用いて、アナログレベルの状態に対
応させることにより、1本の信号線の状態に変換した結
果、複数本の論理信号線の状態が1本のアナログ信号線
の状態を試験することにより確認することが可能となり
、仮に8ビツト(b i t)分解能を有するD/A変
換器を用いた場合には、試験用として接続する接続点1
点に対し一8本の信号線の状態の確認が可能となり、こ
の場合接続点数は8分の1に減少することかでき、接続
点の増加に伴なって発生する接触不良による試験の安定
性・信顆性が単純に8倍に向上し、さらに接続点数の減
少により従来接触点数過大によりあきらめていた信号線
に対しても試験の実施が可能となり、論理回路動作の試
験が確実に行えるという効果があZ、。
第1図は本発明の一実施例の論理回路のブロック図、第
2図は従来の論理回路のブロック図である。 1・・・外部端子、2・・・外部信号線、3・・・内部
信号線、4・・・内部信号線、20.21・・・論理信
号処理用集積回路、5.6・・・半導体装置、7・・・
D/A変換器、8・・−D/A出力端子、9.9’・・
・混成集積回路、1o・・・測定用外部端子。
2図は従来の論理回路のブロック図である。 1・・・外部端子、2・・・外部信号線、3・・・内部
信号線、4・・・内部信号線、20.21・・・論理信
号処理用集積回路、5.6・・・半導体装置、7・・・
D/A変換器、8・・−D/A出力端子、9.9’・・
・混成集積回路、1o・・・測定用外部端子。
Claims (1)
- 複数の論理素子間を接続する内部信号線を備えた論理
回路において、前記内部信号線を入力としかつアナログ
出力を外部出力端子に接続したD/A変換器を設けたこ
とを特徴とする論理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2257798A JPH04134275A (ja) | 1990-09-27 | 1990-09-27 | 論理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2257798A JPH04134275A (ja) | 1990-09-27 | 1990-09-27 | 論理回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04134275A true JPH04134275A (ja) | 1992-05-08 |
Family
ID=17311257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2257798A Pending JPH04134275A (ja) | 1990-09-27 | 1990-09-27 | 論理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04134275A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007216269A (ja) * | 2006-02-17 | 2007-08-30 | Mitsubishi Electric Corp | レーザ加工機 |
-
1990
- 1990-09-27 JP JP2257798A patent/JPH04134275A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007216269A (ja) * | 2006-02-17 | 2007-08-30 | Mitsubishi Electric Corp | レーザ加工機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2827229B2 (ja) | 半導体集積回路 | |
US6885094B2 (en) | Test circuit and multi-chip package type semiconductor device having the test circuit | |
US4812678A (en) | Easily testable semiconductor LSI device | |
US6356095B1 (en) | Semiconductor integrated circuit | |
EP0317578A4 (en) | THREE-LEVEL SWITCH TEST DEVICE. | |
JPWO2003032000A1 (ja) | Lsi検査方法および装置、並びにlsiテスタ | |
JP3080847B2 (ja) | 半導体記憶装置 | |
JPH04134275A (ja) | 論理回路 | |
JPH10150082A (ja) | 半導体試験装置 | |
US5565766A (en) | Semiconductor circuit element device with arrangement for testing the device and method of test | |
JPH07225258A (ja) | 半導体装置 | |
JPH05121501A (ja) | 半導体集積回路 | |
JPH0517667Y2 (ja) | ||
JPH06232295A (ja) | 集積回路 | |
JPH06222109A (ja) | 集積回路 | |
JPH0749363A (ja) | チップオンボード基板のショート検出方法 | |
JP2867930B2 (ja) | 半導体装置 | |
EP1227502A1 (en) | Connection pad arrangements for electronic circuit comprising both functional logic and flash-EEPROM | |
JPS63310159A (ja) | 半導体装置 | |
JPS60179667A (ja) | ハイブリツドicの検査方法 | |
JPH0727827A (ja) | モジュールおよびそれを用いた半導体集積回路装置 | |
JP2944325B2 (ja) | スキャンパス診断回路 | |
JPH0640122B2 (ja) | 半導体集積回路 | |
KR20020019222A (ko) | 핑퐁 검사용 로드 보오드 | |
JPS61156828A (ja) | 半導体装置 |