JPH04132957U - サーマルヘツド - Google Patents

Abstract

(57)【要約】 【目的】 構成の簡略化と部品点数の削減と信頼性の向
上とを図ることができるサーマルヘッドを提供すること
である。 【構成】 絶縁基板２３上の複数の発熱抵抗体２６はＮ
個毎に区分され、各グループＧ１〜Ｇ４はＭ個の共通電
極ライン５２にそれぞれ接続される。発熱抵抗体２６の
他方側には、ダイオードアレイ素子３０が接続され、各
ダイオード５８の出力端は各グループＧ内の対応する配
置位置毎に共通に接続され、駆動回路素子３３のトラン
ジスタ６２に接続される。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、サーマルヘッドに関し、とりわけ記録用紙１行文の全範囲に同時に 印画を行うラインサーマルヘッドに関する。

【０００２】

【従来の技術】

図１１は、典型的な従来例のサーマルヘッド１のブロック図である。サーマル ヘッド１は共通電極２に接続された複数の分岐電極３の端部にそれぞれ発熱抵抗 体４が接続され、各発熱抵抗体４の他端部にはそれぞれ個別電極５を介して、た とえばパワートランジスタなどのスイッチング素子６が個別に接続される。各ス イッチング素子６の出力端子は、共通に接地配線７に接続され、各スイッチング 素子６の制御信号入力端子にはＡＮＤ素子８がそれぞれ接続される。

【０００３】 前記スイッチング素子６およびＡＮＤ素子８は、集積回路技術によって形成さ れる駆動回路素子９内に形成され、駆動回路素子９内にはさらにシフトレジスタ １０およびラッチ回路１１が形成される。

【０００４】 シフトレジスタ１０には表示データＤがクロック信号ＣＫとともに、シリアル 信号で入力され、所定のタイミングでラッチ信号ＬＴがラッチ回路１１に入力さ れ、シフトレジスタ１０のデータをラッチする。この後、ストローブ信号ＳＢが 前記各ＡＮＤ素子８に共通に入力され、ラッチ回路１１にラッチされている表示 データをスイッチング素子６に出力する。スイッチング素子６は表示データに対 応して導通または遮断状態に設定され、導通状態の場合には共通電極２からの電 流が発熱抵抗体４を介して接地配線７に流れ、この発熱抵抗体４が発熱駆動され る。

【０００５】 図１２は他の従来例のサーマルヘッド１ａの電気的構成を示すブロック図であ り、図１３はサーマルヘッド１ａの斜視図である。本従来例は、前記従来例に類 似し対応する部分には同一の参照符を付す。サーマルヘッド１ａは、電気絶縁性 材料から成る絶縁基板１２上に、相互に間隔を開けて一対の共通電極２ａ，２ｂ がそれぞれ形成される。共通電極２ｂからの分岐電極３ｂは、絶縁基板１２上に 形成されているグレーズ層１３上の発熱抵抗体４に一つおきに接続される。一方 、共通電極２ａには、前記分岐電極３ｂの間に配置される分岐電極３ａが接続さ れ分岐電極３ｂが定める発熱抵抗体４の間の発熱抵抗体４にそれぞれ接続される 。分岐電極３ａと共通電極２ｂとの間には、絶縁層１４が各分岐電極３ａ毎に形 成される。

【０００６】 また図１２に示されるように、各共通電極２ａ，２ｂと発熱抵抗体４との間に は、共通電極２ａ，２ｂがアノードに接続されるダイオード１５が発熱抵抗体４ 毎に接続されるダイオードアレイ１７が配置される。共通電極２ａ，２ｂに接続 される隣接する発熱抵抗体４の他端は、共通に接続されて個別電極５を介して駆 動回路素子９に設けられるＮＡＮＤ素子１６にそれぞれ接続される。

【０００７】 この従来例では、隣接する発熱抵抗体４を順次的に駆動するには、共通電極２ ａ，２ｂに交互に電力を印加し、これに対応するタイミングで駆動回路素子９が 電力が印加されている発熱抵抗体４を表示データに対応して通電駆動する。

【０００８】 また共通電極２ａに駆動電力が供給されているとき、これに対応して発熱抵抗 体４にのみ駆動電流が流れ同一の個別電極５に接続されている隣接する発熱抵抗 体４には駆動電流が不所望に流れないように各ダイオード１５は逆流防止作用を 行う。

【０００９】

【考案が解決しようとする課題】

前記第１の従来例では、駆動回路素子９はサーマルヘッド１に備えられる発熱 抵抗体４の数と同数の出力ピンを備える必要があり、当該出力ピンの数が多大に なると共に駆動回路素子９の構成が複雑になり、またその個数も増大し部品点数 、実装工数、およびコストの増大を招いてしまうという課題を有している。

【００１０】 第２の従来例では、各ダイオード１５が形成されて成るダイオードアレイ１７ を前記絶縁基板１２上に配置する必要があり、サーマルヘッド１ａが大型化する という課題を有している。さらにこのサーマルヘッド１ａの発熱抵抗体４は、図 １３に示すように微小なピッチＰ１（例として１００μｍ）で配列されており、 このような微少ピッチで前記絶縁層１４を形成する必要があり、製造工数が増大 するとともに、分岐電極３ａが共通電極２ｂを乗り越えて屈曲して形成されるの でクラック１８が形成され易く、接続不良あるいは断線などが生じ易いという課 題を有している。

【００１１】 本考案の目的は、上述の技術的課題を解消し、構成が格段に簡略化されると共 に部品点数が削減され信頼性が向上されるサーマルヘッドを提供することである 。

【００１２】

【課題を解決するための手段】

本考案は、絶縁基板上に複数の発熱抵抗体が形成されて成るサーマルヘッドに おいて、 複数の発熱抵抗体を隣接するＮ個毎のグループに区分するとともに、前記各グ ループに対応する各発熱抵抗体が共通に接続されて成る各々の共通電極部材を、 発熱抵抗体の配列に対して一方側に配置し、 前記Ｎ個よりも少ないＭ個の共通電極ラインを備えるとともに、各共通電極ラ インをそれぞれ共通電極部材に接続する共通電極配線基板を装着し、 各発熱抵抗体の他方側には整流素子をそれぞれ接続するとともに、各整流素子 の出力端を、異なる共通電極に接続されるＭ個の各グループから一つづつ選ばれ て共通に個別電極に接続し、 各個別電極は、Ｍ個の前記グループ毎に設けられる制御回路素子に内蔵される Ｎ個のスイッチング素子にそれぞれ接続されることを特徴とするサーマルヘッド である。

【００１３】

【作用】

本考案に従えば、サーマルヘッドは絶縁基板上に複数の発熱抵抗体が形成され 、この発熱抵抗体を隣接するＮ個毎のグループに区分し、各グループは発熱抵抗 体の一方側に配置されるグループ数の共通電極部材にそれぞれ接続される。この 共通電極部材には、共通電極配線基板が装着され、共通電極配線基板に備えられ る前記Ｎ個よりも少ないＭ個の共通電極ラインは、それぞれ共通電極部材に接続 される。

【００１４】 各発熱抵抗体の他方側には、整流素子がそれぞれ接続され、各整流素子の出力 端は、異なる前記共通電極ラインに接続されるＭ個のグループから１つづつ選ば れて、共通に個別電極に接続される。各個別電極は、Ｍ個のグループ毎に設けら れる制御回路素子に内蔵されるＮ個のスイッチング素子にそれぞれ接続される。

【００１５】 すなわちＭ個のグループに対応する制御回路素子の一つのスイッチング素子は 、各グループ毎に一つずつ合計Ｍ個の発熱抵抗体に接続される。前記共通電極配 線基板における各共通電極ラインに時分割で駆動電力を供給し、これに対応して スイッチング素子を導通／遮断する。このようにして個々の発熱抵抗体を独立に 制御することができる。

【００１６】 これにより制御回路素子の数を削減することができ、構成の簡略化と部品点数 の削減とを図ることができる。また複数の共通電極ラインを用いるに際して、発 熱抵抗体が形成される絶縁基板上で多層配線構造を構成する必要が解消され、電 気的接続に関する信頼性を向上することができる。

【００１７】

【実施例】

図１は本考案の一実施例のサーマルヘッド２１の平面図であり、図２は図１の 切断面線Ｘ２−Ｘ２から見た断面図であり、図３はサーマルヘッド２１の絶縁基 板２３の平面図である。サーマルヘッド２１は、たとえばアルミニウムから成る 放熱板２２上に酸化アルミニウムＡｌ₂Ｏ₃などのセラミックから形成される絶縁 基板２３が搭載される。絶縁基板２３上にはガラスから成るグレーズ層２４が形 成され、この上には窒化タンタルＴａ₂Ｎなどをスパッタリングなどの薄膜技術 で数１００Åの膜厚に成膜して抵抗体層２５が形成される。さらにその上には、 アルミニウムなどの金属をスパッタリングやエッチングなどの薄膜技術で図３に 示されるようにパターン形成する。

【００１８】 すなわちサーマルヘッド２１に形成されるＡ個（例として１６個）の発熱抵抗 体２６を、隣接する予め定めるＮ個（例として４個）に区分し、区分された各グ ループＧ１，Ｇ２，Ｇ３，Ｇ４（総称するときは参照符Ｇで示す）毎の発熱抵抗 体２６を共通に接続する複数、本実施例ではＡ／Ｎ＝４個の共通電極部材２７ａ ，２７ｂ，２７ｃ，２７ｄ（総称するとき参照符２７で示す）を形成する。図３ に斜線を付して示す部分は半田付けなどの接続用のパッド部２８として構成され る。

【００１９】 発熱抵抗体２６の反対側には、発熱抵抗体２６毎に個別電極２９が形成され、 後述するような複数のグループ毎、すなわち本実施例では２つのグループＧ１， Ｇ２，Ｇ３，Ｇ４毎に各ダイオードアレイ素子３０の配置領域３１内に延びて、 その端部はパッド部３２として構成される。前記配置領域３１と駆動回路素子３ ３の配置領域３４とに亘り、両端がパッド部３６として構成される複数の接続導 体３５が形成される。前記配置領域３４内には、絶縁基板２３の端部付近から駆 動回路素子３３に表示用の制御信号や表示データなどを供給するために両端がパ ッド部３７として構成される複数の信号ライン３８が設けられ、また各配置領域 ３４に亘り端部がパッド部４０として構成される共通接地電極３９が形成される 。

【００２０】 絶縁基板２３上で発熱抵抗体２６を被覆して、たとえば窒化ケイ素Ｓｉ₃Ｎ₄か ら成る耐摩耗層４１が形成される。またダイオードアレイ素子３０および駆動回 路素子３３はバンプ４２，４３を有し、前記配置領域３１内におけるパッド部３ ２，３６や配置領域３４内におけるパッド部３６，３７などに、はんだ層４４を 介してフェイスダウンボンディング法で接続される。また前記信号ライン３８お よび共通接地電極３９のパッド部３７，４０には、たとえば可撓性合成樹脂材料 などから成る支持フィルム４５上に回路配線４６が形成された可撓性配線基板４ ７がはんだ層４４を介して接続される。

【００２１】 本実施例は前記４個の共通電極部材２７ａ〜２７ｄに対して、図３に示すよう に１つおきの共通電極部材２７ａ，２７ｃに第１駆動電圧ＶＨ１を供給し、共通 電極部材２７ｂ，２７ｄに第２駆動電圧ＶＨ２を供給しようとするものである。 このため共通電極部材２７ａ，２７ｃのパッド部２８には、可撓性を有する第１ 配線基板４８を接続し、共通電極部材２７ｂ，２７ｄのパッド部２８には第２駆 動電圧ＶＨ２を供給する可撓性を有する第２配線基板４９を接続する。これらの 配線基板４８，４９は可撓性を有しており、必要に応じて図２に示されるように 放熱板２２の底部側に屈曲し、前記可撓性配線基板４７側に引き出すようにする 。

【００２２】 図４は前記第１配線基板４８および第２配線基板４９を組み合わせた状態の平 面図である。第１配線基板４８は、絶縁性の複数の支持フィルム５０，５１間に 共通電極ライン５２ａが形成された構造を有し、図２に示されるように放熱板２ ２側部および底部に沿って延びる引廻部５３と、引廻部５３に連続し絶縁基板２ ３上で共通電極部材２７ａ，２７ｃの間隔程度の長さに延びる連結部５４と、連 結部５４において前記共通電極部材２７ａ，２７ｃの間隔程度の間隔をおいて引 廻部５３と反対側に突出する突部５５，５６とが構成される。

【００２３】 突部５５，５６の先端付近は共通電極部材２７ａ，２７ｃのパッド部２８と接 続するために支持フィルム５１が部分的に剥離され、共通電極ライン５２ａが露 出したパッド部５７として構成される。第２配線基板４９は、第１配線基板４８ と同一の構造を有し、第１配線基板４８と対称な形状に構成される。第２配線基 板４９は共通電極ライン５２ｂを備え、第２配線基板４９の個々の構成部分は、 前記参照符５３〜５７に添字ａを付して示す。

【００２４】 前記配線基板４８，４９は、独立の構成を有する配線基板として説明したけれ ども、単一の構成の配線基板であって、前述した配線基板４８，４９の共通電極 ライン５２，５２ａ（総称するときは参照符５２で示す）の構成と同等の構成を 有する変形例が可能である。いずれの構成例においても、発熱抵抗体２６のグル ープＧ内の数Ｎ個よりも小さな数Ｍ個、本実施例では２個の共通電極ライン５２ ，５２ａを各グループＧ毎の発熱抵抗体２６、すなわち共通電極部材２７に接続 するものである。

【００２５】 図５はサーマルヘッド２１の電気的構成を説明するブロック図である。前記ダ イオードアレイ素子３０内には、各ダイオードアレイ素子３０に接続される複数 のグループＧの発熱抵抗体２６に個別に接続され、Ｎ×グループ数の個数であっ て、発熱抵抗体２６側をアノードとするダイオード５８が備えられる。すなわち ダイオードアレイ素子３０内のダイオード５８は、発熱抵抗体２６を介してグル ープＧ毎に異なる共通電極ライン５２，５２ａに接続されていることになる。各 ダイオードアレイ素子３０において、対応するグループＧ内における共通する一 方側からの配列位置に関して対応する配列位置の各発熱抵抗体２６に対応するダ イオード５８の出力端は共通に接続され、各個別電極３５にそれぞれ接続される 。

【００２６】 駆動回路素子３３内には、Ｎビットのシフトレジスタ５９とラッチ回路６０と が備えられ、ラッチ回路６０の出力は複数のＡＮＤ回路６１を介してスイッチン グ手段である複数のトランジスタ６２のゲート端子に接続される。各トランジス タ６２の入力端子は、前記各個別電極３５にそれぞれ接続され、トランジスタ６ ２の出力端子は共通接地電極３９に接続される。

【００２７】 前記シフトレジスタ５９には表示データＤがシリアルデータとしてクロック信 号ＣＫと共に与えられ、ラッチ回路６０とＡＮＤ回路６１には、ラッチ信号ＬＴ とストローブ信号ＳＢとが、サーマルヘッド２１が用いられる、たとえばワード プロッセサなどの電子機器の本体側制御部６３から供給される。また前記共通電 極ライン５２，５２ａの駆動電圧ＶＨ１，ＶＨ２も前記制御部６３によって後述 するように供給される。

【００２８】 図６はサーマルヘッド２１の動作を示すタイミングチャートである。時刻ｔ１ から奇数番目のグループＧ１，Ｇ３に相当する表示データＤｏ１がシフトレジス タ５９にクロック信号ＣＫと共に入力される。このとき第１および第２駆動電圧 ＶＨ１，ＶＨ２は、共にローレベルに定められる。表示データＤｏ１が入力され 終わった時刻ｔ２から所定の期間を置いた時刻ｔ３で、ラッチ信号ＬＴがラッチ 回路６０に入力され、シフトレジスタ５９のデータをラッチする。

【００２９】 このタイミングから所定の間隔をあけた時刻ｔ４で、ストローブ信号ＳＢがロ ーレベルからハイレベルに切り替わり、ラッチ回路６０からのデータを各トラン ジスタ６２に出力する。前記時刻ｔ４で、第１駆動電圧ＶＨ１はハイレベルに立 ちあげられ、同時に偶数番目のグループＧ２，Ｇ４に相当する表示データＤｅ１ がクロック信号ＣＫと共にシフトレジスタ５９に入力される。

【００３０】 前記表示データＤｅ１の入力が終了し、所定の発熱時間が経過した時刻ｔ５で ストローブ信号ＳＢは、ハイレベルからローレベルに切り替えられ、発熱抵抗体 ２６の発熱動作は停止する。またこれに同期して第１駆動電圧ＶＨ１はローレベ ルに切り替えられる。その後、時刻ｔ６でラッチ信号ＬＴがラッチ回路６０に入 力され、表示データＤｅ１をラッチする。その後、時刻ｔ７でストローブ信号Ｓ Ｂがローレベルからハイレベルに切り替えられるともに、第２駆動電圧ＶＨ２が ローレベルからハイレベルに立ち上がり、所定の発熱期間の後、時刻ｔ８でスト ローブ信号ＳＢはローレベルに立ち下がり、また第２駆動電圧ＶＨ２は遮断され る。このようにして奇数番目のグループＧ１，Ｇ３と偶数番目のグループＧ２， Ｇ４が繰り返し発熱駆動され、サーマルヘッド２１の印画動作が進行する。

【００３１】 このときサーマルヘッド２１は、１つの駆動回路素子３３が複数グループの発 熱抵抗体２６を制御する構成であり、したがって前記第１の従来例と比較し、必 要な駆動回路素子３３の個数を半減することができ、構成の簡略化と部品点数の 削減、さらにコストの大幅な低減を図ることができる。

【００３２】 本実施例では、単一の駆動回路素子３３で複数ブロックの発熱抵抗体２６を制 御するために用いられるダイオードアレイ素子３０内のダイオードマトリックス 回路は、絶縁基板２３上に当該回路をホトプロセスにより形成したり、または駆 動回路素子３３中に内蔵させるなどの構成に代え、集積回路素子として実現され るダイオードアレイ素子３０を用いるようにしている。これによりサーマルヘッ ド２１の製造工程の大幅な変更や駆動回路素子３３の内部回路の大幅な変更ある いは大型化を防止することができ、構成の簡略化を図ることができる。

【００３３】 すなわち駆動回路素子３３は、１グループＧの発熱抵抗体数Ｎに対応する出力 端子数を有する従来例の駆動回路素子と同様の素子を用いればよく、また絶縁基 板２３上にグレーズ層２４をなどを形成してゆく製造工程の変更は、個別電極２ ９などをパターンニングする際のパターンマスクの変更だけでよく、製造工程の 煩雑化を防止でき、また駆動回路素子３３の構成の複雑化と大型化とを防止する ことができる。

【００３４】 また複数の共通電極ライン５２を用いることにより必要となる多層配線は、前 述したように絶縁基板２３上ではなく、第１配線基板４８および第２配線基板４ ９で行うようにしている。また各グループＧ毎の発熱抵抗体２６は、比較的大面 積の共通電極部材２７に接続され、この共通電極部材２７に配線基板４８，４９ が接続されるため、前記第２の従来例で説明したように発熱抵抗体２６の配列ピ ッチＰ１で交互に多層配線を行う微細構造が不要となり、製造工程の簡略化と信 頼性の向上および歩留まりの向上を図ることができる。

【００３５】 図７〜図９はサーマルヘッド２１の他の実施例をそれぞれ示す平面図である。 前記実施例ではダイオードアレイ素子３０と駆動回路素子３３とは、サーマルヘ ッド２１の副走査方向、すなわち図１上下方向に配列したけれども、図７に示す ようにダイオードアレイ素子３０を対応する２対の共通電極部材２７ａ，２７ｂ ；２７ｃ，２７ｄの主走査方向中央位置付近から主走査方向に沿ってずらし、ダ イオードアレイ素子３０と駆動回路素子３３とを主走査方向に沿って一直線状に 配列する例が可能である。このためには接続導体３５は、クランク状に屈曲され る。

【００３６】 また図８で示すようにダイオードアレイ素子３０を前記中央位置から主走査方 向に沿ってずらし、接続導体３５をＬ字状に屈曲して、駆動回路素子３３を前記 接続導体３５との接続位置が副走査方向に沿うように配列する構成例が採用され る。

【００３７】 図９は本考案の他の実施例のサーマルヘッド２１ａの平面図であり、図１０は サーマルヘッド２１ａの電気的構成を示す回路図である。本実施例は前述の実施 例に類似し、対応する部分には同一の参照符を付す。本実施例において、発熱抵 抗体２６が区分される数Ｎは、前記実施例と同様に４個であり、各グループＧ毎 に共通電極部材２７ａ〜２７ｃが形成される。

【００３８】 一方、本実施例では、３個の共通電極ライン６４，６５，６６を用いる。グル ープＧ１，Ｇ２，Ｇ３の発熱抵抗体２６は、共通電極ライン６４，６５，６６に それぞれ接続される。各グループＧ１〜Ｇ３からの個別電極２９が接続されるダ イオードアレイ素子３０ａは、図１０に示されるように、各グループＧ１〜Ｇ３ の主走査方向に沿う対応する配列位置の発熱抵抗体２６に接続されている各グル ープＧ１〜Ｇ３の各１つのダイオード５８の出力端が共通に接続導体３５に接続 される。各接続導体３５は、前記実施例と同様に１つのグループＧの発熱抵抗体 ２６と同数のトランジスタ６２にそれぞれ接続される。

【００３９】 すなわち本実施例では、３つの共通電極ライン６４〜６６に駆動電圧ＶＨ１〜 ＶＨ３を時間順次的にそれぞれ印加する操作と、Ｎ個のトランジスタ６２を導通 ／遮断制御する操作とを組み合わせることにより、各発熱抵抗体２６を個別に制 御することができる。

【００４０】 このような実施例によっても前述の実施例で述べた効果と同様な効果を達成す ることができる。

【００４１】 本考案において１グループを構成する発熱抵抗体２６の個数Ｎは、前記実施例 のごとく４個に限定されるものではなく、また共通電極ラインの数Ｍも４つ以上 の構成例が可能である。また配線基板４８，４９の構成する構造および形状は図 ４に示した例に限るものではなく、絶縁基板２３上の複数の共通電極部材２７に 複数の共通電極ラインを個別に接続可能な構成を有する広範な変形例が実現可能 である。

【００４２】

【考案の効果】

以上のように本考案に従えば、Ｍ個のグループに対応する制御回路素子の一つ のスイッチング素子は、各グループ毎に一つづつ合計Ｍ個の発熱抵抗体に接続さ れる。前記共通電極配線基板における各共通電極ラインに、時分割で駆動電力を 供給し、これに対応してスイッチング素子を導通／遮断する。このようにして個 々の発熱抵抗体を独立に制御することができる。

【００４３】 これにより制御回路素子の数を削減することができ、構成の簡略化と部品点数 の削減とを図ることができる。また複数の共通電極ラインを用いるに際して、発 熱抵抗体が形成される絶縁基板上で多層配線構造を構成する必要が解消され、電 気的接続に関する信頼性を向上することができる。

【図面の簡単な説明】

【図１】本考案の一実施例のサーマルヘッド２１の平面
図である。

【図２】図１の切断面線Ｘ２−Ｘ２から見た断面図であ
る。

【図３】絶縁基板２３の平面図である。

【図４】配線基板４８，４９の平面図である。

【図５】サーマルヘッド２１の電気回路図である。

【図６】サーマルヘッド２１の動作を説明するタイミン
グチャートである。

【図７】サーマルヘッド２１の他の構成例である。

【図８】サーマルヘッド２１のさらに他の変形例を示す
平面図である。

【図９】本考案の他の実施例のサーマルヘッド２１ａの
一部分の平面図である。

【図１０】サーマルヘッド２１ａの回路図である。

【図１１】第１の従来例の電気回路図である。

【図１２】他の従来例の電気回路図である。

【図１３】サーマルヘッド１ａの斜視図である。

【符号の説明】

２１，２１ａ サーマルヘッド ２３ 絶縁基板 ２６ 発熱抵抗体 ２７ａ〜２７ｄ 共通電極部材 ２９ 個別電極 ３０，３０ａ ダイオードアレイ素子 ３３ 駆動回路素子 ４８，４９ 配線基板 ５２，５２ａ，６４〜６６ 共通電極ライン ５８ ダイオード ＶＨ１〜ＶＨ３ 駆動電圧

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 絶縁基板上に複数の発熱抵抗体が形成さ
   れて成るサーマルヘッドにおいて、複数の発熱抵抗体を
   隣接するＮ個毎のグループに区分するとともに、前記各
   グループに対応する各発熱抵抗体が共通に接続されて成
   る各々の共通電極部材を、発熱抵抗体の配列に対して一
   方側に配置し、前記Ｎ個よりも少ないＭ個の共通電極ラ
   インを備えるとともに、各共通電極ラインをそれぞれ共
   通電極部材に接続する共通電極配線基板を装着し、各発
   熱抵抗体の他方側には整流素子をそれぞれ接続するとと
   もに、各整流素子の出力端を、異なる共通電極に接続さ
   れるＭ個の各グループから一つづつ選ばれて共通に個別
   電極に接続し、各個別電極は、Ｍ個の前記グループ毎に
   設けられる制御回路素子に内蔵されるＮ個のスイッチン
   グ素子にそれぞれ接続されることを特徴とするサーマル
   ヘッド。