JPH04132226A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04132226A JPH04132226A JP25445490A JP25445490A JPH04132226A JP H04132226 A JPH04132226 A JP H04132226A JP 25445490 A JP25445490 A JP 25445490A JP 25445490 A JP25445490 A JP 25445490A JP H04132226 A JPH04132226 A JP H04132226A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- substrate
- type
- film
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000012535 impurity Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000001133 acceleration Effects 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 17
- 150000002500 ions Chemical class 0.000 claims abstract description 3
- 238000000059 patterning Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052710 silicon Inorganic materials 0.000 abstract description 15
- 239000010703 silicon Substances 0.000 abstract description 15
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052782 aluminium Inorganic materials 0.000 abstract description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052751 metal Inorganic materials 0.000 abstract description 14
- 239000002184 metal Substances 0.000 abstract description 14
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 14
- 239000011574 phosphorus Substances 0.000 abstract description 14
- 238000005468 ion implantation Methods 0.000 abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 11
- 238000001259 photo etching Methods 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に金属配線の
形成方法に関する。
形成方法に関する。
従来、半導体装置の金属配線としては、アルミニウムを
主成分とする金属が用いられている。最近の半導体装置
の集積度の向上にともない金属配線も微細化され、スト
レスマイグレーションによる断線が問題となってきてい
る。アルミニウムを主成分とした金属配線を用いた従来
技術について第２図を用いて説明する。第２図（ａ）〜
（ｅ）は従来の半導体装置の金属配線形成方法を説明す
、るための工程順に配置した半導体チップの断面図であ
る。
主成分とする金属が用いられている。最近の半導体装置
の集積度の向上にともない金属配線も微細化され、スト
レスマイグレーションによる断線が問題となってきてい
る。アルミニウムを主成分とした金属配線を用いた従来
技術について第２図を用いて説明する。第２図（ａ）〜
（ｅ）は従来の半導体装置の金属配線形成方法を説明す
、るための工程順に配置した半導体チップの断面図であ
る。
まず第２図（ａ）に示すように、Ｐ型シリコン基板１上
にトランジスタ等の機能素子としてＮ型不純物層２．フ
ィールド酸化シリコン膜４．酸化シリコン膜５等を形成
後、公知のＣＶＤ技術を用い厚さ０．８μｍの酸化シリ
コン膜３を成長させる。次に第２図（ｂ）に示すように
、機能素子間の接続の為コンタクト孔６を開孔し、全面
に多結晶シリコンＭ７を４００〜５００Ａの厚さに成長
させる。
にトランジスタ等の機能素子としてＮ型不純物層２．フ
ィールド酸化シリコン膜４．酸化シリコン膜５等を形成
後、公知のＣＶＤ技術を用い厚さ０．８μｍの酸化シリ
コン膜３を成長させる。次に第２図（ｂ）に示すように
、機能素子間の接続の為コンタクト孔６を開孔し、全面
に多結晶シリコンＭ７を４００〜５００Ａの厚さに成長
させる。
次に第２図（Ｃ）に示すように、イオン注入技術を用い
てＮ型不純物としてリンを７０ｋｅＶの加速エネルギー
で基板上全面に導入し、コンタクト孔内にＮ型不純物層
８を形成する０次で８００〜１０００℃の熱処理を行な
う。
てＮ型不純物としてリンを７０ｋｅＶの加速エネルギー
で基板上全面に導入し、コンタクト孔内にＮ型不純物層
８を形成する０次で８００〜１０００℃の熱処理を行な
う。
次に第２図（ｄ）に示すように、アルミニウム膜を０．
８μｍの厚さに被着後、公知のホトエツチングの技術を
用いてアルミニウム配線１０に整形し、コンタクト孔６
内でのＮ型不純物層２とアルミニウム配線１０の接触抵
抗を下げる為３５０〜４５０℃での熱処理を行なう、こ
の時通常第２図（ｅ）に示すように、多結晶シリコン膜
７はアルミニウム配線１０と反応してなくなる。
８μｍの厚さに被着後、公知のホトエツチングの技術を
用いてアルミニウム配線１０に整形し、コンタクト孔６
内でのＮ型不純物層２とアルミニウム配線１０の接触抵
抗を下げる為３５０〜４５０℃での熱処理を行なう、こ
の時通常第２図（ｅ）に示すように、多結晶シリコン膜
７はアルミニウム配線１０と反応してなくなる。
従来例の多結晶シリコン膜７は４００〜５００℃の熱処
理時にコンタクト孔内６でのアロイスパイク防止の為設
けられている。
理時にコンタクト孔内６でのアロイスパイク防止の為設
けられている。
またＮ型不純物層８は不純物としてリンを用い、イオン
注入による加速エネルギーが７０ｋｅＶの為イオン注入
後のシリコン中での不純物の深さ（以下Ｒｐと記す）は
約８５０＾で、多結晶シリコン膜７の膜厚より深く、十
分Ｐ型シリコン基板１中に導入され、イオン注入後に行
なわれる８００〜１０００℃の熱処理で十分深く拡散さ
れるため、コンタクト部でのリークを防止する事ができ
る。
注入による加速エネルギーが７０ｋｅＶの為イオン注入
後のシリコン中での不純物の深さ（以下Ｒｐと記す）は
約８５０＾で、多結晶シリコン膜７の膜厚より深く、十
分Ｐ型シリコン基板１中に導入され、イオン注入後に行
なわれる８００〜１０００℃の熱処理で十分深く拡散さ
れるため、コンタクト部でのリークを防止する事ができ
る。
なお、従来多結晶シリコン膜７中への不純物導入方法と
して、不純物を含む雰囲気で熱処理を行ない導入する方
法があるが、この方法では多結晶シリコン膜７中の不純
物濃度のコントロールがむずかしい、また相補型ＭＯ５
ＩＣのように、Ｎ型不純物層上のコンタクト孔にＮ型不
純物を、Ｐ型不純物層上のコンタクト孔にＰ型不純物を
導入する場合に、製造工程が複雑になるという欠点があ
る。
して、不純物を含む雰囲気で熱処理を行ない導入する方
法があるが、この方法では多結晶シリコン膜７中の不純
物濃度のコントロールがむずかしい、また相補型ＭＯ５
ＩＣのように、Ｎ型不純物層上のコンタクト孔にＮ型不
純物を、Ｐ型不純物層上のコンタクト孔にＰ型不純物を
導入する場合に、製造工程が複雑になるという欠点があ
る。
上述した従来の半導体装置の金属配線の製造方法は、金
属膜を所定のパターンに整形した後コンタクト部での金
属膜とＮ型不純物層との接触抵抗を下げる目的で行なわ
れる、３５０〜４５０℃の熱処理で多結晶シリコン膜７
はアルミニウムと反応しなくなる。
属膜を所定のパターンに整形した後コンタクト部での金
属膜とＮ型不純物層との接触抵抗を下げる目的で行なわ
れる、３５０〜４５０℃の熱処理で多結晶シリコン膜７
はアルミニウムと反応しなくなる。
また仮に多結晶シリコン膜が残るとしても、リンのイオ
ン注入の加速エネルギーは７０ｋｅＶなのでＲＰが約８
５ＯＡとなり、多結晶シリコン膜７の膜厚４００〜５０
０Ａに対して大きいため、イオン注入される不純物はほ
とんど通過する。従って多結晶シリコン膜中には不純物
はほとんど導入されないため、多結晶シリコン膜は高抵
抗のままとなる。
ン注入の加速エネルギーは７０ｋｅＶなのでＲＰが約８
５ＯＡとなり、多結晶シリコン膜７の膜厚４００〜５０
０Ａに対して大きいため、イオン注入される不純物はほ
とんど通過する。従って多結晶シリコン膜中には不純物
はほとんど導入されないため、多結晶シリコン膜は高抵
抗のままとなる。
つまり従来の半導体装置の金属配線の製造方法では、前
述のストレスマイグレーションにより金属配線が断線す
ると、そのまま配線の断線につながるという欠点があっ
た。
述のストレスマイグレーションにより金属配線が断線す
ると、そのまま配線の断線につながるという欠点があっ
た。
第１の本発明の半導体装置の製造方法は、半導体基板上
に絶縁膜を形成したのちパターニングしてコンタクト孔
を形成する工程と、このコンタクト孔を含む全面に多結
晶半導体層を形成する工程と、この多結晶半導体層を通
し同一導電型の不純物を少なくとも２種類の加速エネル
ギー条件で前記半導体基板にイオン°注入する工程とを
含んで構成される。
に絶縁膜を形成したのちパターニングしてコンタクト孔
を形成する工程と、このコンタクト孔を含む全面に多結
晶半導体層を形成する工程と、この多結晶半導体層を通
し同一導電型の不純物を少なくとも２種類の加速エネル
ギー条件で前記半導体基板にイオン°注入する工程とを
含んで構成される。
第２の本発明の半導体装置の製造方法は、半導体基板上
に絶縁膜を形成したのちパターニングしてコンタクト孔
を形成する工程と、このコンタクト孔を含む全面に多結
晶半導体層を形成する工程と、この多結晶半導体層を通
して少くとも２種類の同一導電型の不純物を前記半導体
基板にイオン注入する工程とを含んで構成される。
に絶縁膜を形成したのちパターニングしてコンタクト孔
を形成する工程と、このコンタクト孔を含む全面に多結
晶半導体層を形成する工程と、この多結晶半導体層を通
して少くとも２種類の同一導電型の不純物を前記半導体
基板にイオン注入する工程とを含んで構成される。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｅ）は本発明の第１の実施例を説明す
るための工程順に配！した半導体チップの断面図である
。
るための工程順に配！した半導体チップの断面図である
。
まず第１図（ａ）に示すように、Ｐ型シリコン基板１上
にトランジスタ等の機能素子としてＮ型不純物層２．フ
ィールド酸化９９３７Ｍ４．酸化シリコン膜５等を形成
後、公知のＣＶＤ技術を用いて厚さ０．８μｍの酸化シ
リコン膜３を成長させる。
にトランジスタ等の機能素子としてＮ型不純物層２．フ
ィールド酸化９９３７Ｍ４．酸化シリコン膜５等を形成
後、公知のＣＶＤ技術を用いて厚さ０．８μｍの酸化シ
リコン膜３を成長させる。
次に第１図（ｂ）に示すように、機能素子間の接続等の
為コンタクト孔６を開孔し、次で多結晶シリコン膜７を
公知のＣＶＤ技術を用いて４００〜５００Ａの厚さに成
長する。
為コンタクト孔６を開孔し、次で多結晶シリコン膜７を
公知のＣＶＤ技術を用いて４００〜５００Ａの厚さに成
長する。
次に第１図（ｃ）に示すように、イオン注入技術を用い
てＮ型不純物としてリンを７０ｋｅＶの加速エネルギー
で基板全面に導入し、コンタクト孔６内のＰ型シリコン
基板１内にＮ型不純物層８を形成する。
てＮ型不純物としてリンを７０ｋｅＶの加速エネルギー
で基板全面に導入し、コンタクト孔６内のＰ型シリコン
基板１内にＮ型不純物層８を形成する。
次に第１図（ｄ）に示すように、同様にイオン注入技術
を用いてＮ型不純物としてリンを３０ｋｅＶの加速エネ
ルギーで基板全面に導入しコンタクト孔６内のＰ型シリ
コン基板１内に浅いＮ型不純物層９を形成する。
を用いてＮ型不純物としてリンを３０ｋｅＶの加速エネ
ルギーで基板全面に導入しコンタクト孔６内のＰ型シリ
コン基板１内に浅いＮ型不純物層９を形成する。
次に第１図（ｅ）に示すように、アルミニウム膜を厚さ
０，８μｍに被着後、公知のホトエツチングの技術を用
いてアルミニウム配線１０に整形する。
０，８μｍに被着後、公知のホトエツチングの技術を用
いてアルミニウム配線１０に整形する。
本第１の実施例では、リンのイオン注入時の加速エネル
ギーを従来と同一の７０ｋｅＶと従来と異なる３０ｋｅ
Ｖとして２回イオン注入を行う。
ギーを従来と同一の７０ｋｅＶと従来と異なる３０ｋｅ
Ｖとして２回イオン注入を行う。
従来と同一の７０ｋｅＶの加速エネルギーでイオン注入
を行なう時に、コンタクト孔６内の不純物層８の深さを
従来と同じにする。
を行なう時に、コンタクト孔６内の不純物層８の深さを
従来と同じにする。
そして３０ｋｅＶの加速エネルギーではリンのＲＰは約
３７ＯＡであるから、４００〜５００Ａの多結晶シリコ
ン膜７中にリンを不純物として導入する事ができ、多結
晶シリコンＨ７を低抵抗とする事ができる。また多結晶
シリコン膜７中の不純物としてのリンの濃度が増加する
と、３５０〜４５０℃の熱処理では多結晶シリコン膜７
とアルミニウム配線１０との反応を抑える事ができるの
で、低抵抗の多結晶シリコン膜７を残す事ができる。
３７ＯＡであるから、４００〜５００Ａの多結晶シリコ
ン膜７中にリンを不純物として導入する事ができ、多結
晶シリコンＨ７を低抵抗とする事ができる。また多結晶
シリコン膜７中の不純物としてのリンの濃度が増加する
と、３５０〜４５０℃の熱処理では多結晶シリコン膜７
とアルミニウム配線１０との反応を抑える事ができるの
で、低抵抗の多結晶シリコン膜７を残す事ができる。
次に第２の実施例としてリンとヒ素を導入する場合につ
いて説明する。
いて説明する。
第１図（？Ｌ）〜（ｃ）を用いて説明したように、コン
タクト孔６を形成した後、多結晶シリコン膜７を４００
〜５００Ａの厚さに成長させる。
タクト孔６を形成した後、多結晶シリコン膜７を４００
〜５００Ａの厚さに成長させる。
次でＮ型不純物としてリンを７０ｋｅＶの加速エネルギ
ーで基板全面に導入し、コンタクト孔６内のＰ型シリコ
ン基板１内にＮ型不純物層８を形成する。
ーで基板全面に導入し、コンタクト孔６内のＰ型シリコ
ン基板１内にＮ型不純物層８を形成する。
次にＮ型不純物としてヒ素を５０ｋｅＶの加速エネルギ
ーで基板全面にイオン注入し、コンタクト孔６内のＰ型
シリコン基板１内にＮ型不純物層を形成する。
ーで基板全面にイオン注入し、コンタクト孔６内のＰ型
シリコン基板１内にＮ型不純物層を形成する。
ヒ素のＲｐは５０ｋｅＶの加速エネルギーの特約３２Ｏ
Ａであるため、厚さ４００〜５ｏｏＡの多結晶シリコン
膜７中に導入する事ができ、リンを低加速エネルギーで
導入した第１の実施例の時と同一の効果を得る事ができ
る。
Ａであるため、厚さ４００〜５ｏｏＡの多結晶シリコン
膜７中に導入する事ができ、リンを低加速エネルギーで
導入した第１の実施例の時と同一の効果を得る事ができ
る。
このように本実施例によれば、コンタクト孔６内に異な
る深さのＮ型不純物層を別々に形成するので、それぞれ
の濃度をコントロールする事ができる。つまり十分深い
Ｎ型不純物層８によりコンタクト部でのリークを抑える
事ができ、浅いＮ型不純物層９の濃度を高める事により
低い接触抵抗を実現できるという利点がある。
る深さのＮ型不純物層を別々に形成するので、それぞれ
の濃度をコントロールする事ができる。つまり十分深い
Ｎ型不純物層８によりコンタクト部でのリークを抑える
事ができ、浅いＮ型不純物層９の濃度を高める事により
低い接触抵抗を実現できるという利点がある。
なお本発明の実施例をＰ型シリコン基板上にＮ型不純物
層を形成した例で示したが、これに限定されるものでは
なく、Ｎ型シリコン基板上にＰ型不純物層を形成した場
合や、Ｐ型シリコン基板あるいはＮ型シリコン基板上に
Ｎ型不純物層とＰ型不純物層の両方を形成した場合でも
よいことは勿論である。
層を形成した例で示したが、これに限定されるものでは
なく、Ｎ型シリコン基板上にＰ型不純物層を形成した場
合や、Ｐ型シリコン基板あるいはＮ型シリコン基板上に
Ｎ型不純物層とＰ型不純物層の両方を形成した場合でも
よいことは勿論である。
以上説明したように本発明は、アルミニウム族の下に低
抵抗の多結晶シリコン膜を形成できるので、ストレスマ
イグレーションによりアルミニウム膜が断線しても配線
は低抵抗の多結晶シリコン膜で接続されているため断線
不良とはならない。
抵抗の多結晶シリコン膜を形成できるので、ストレスマ
イグレーションによりアルミニウム膜が断線しても配線
は低抵抗の多結晶シリコン膜で接続されているため断線
不良とはならない。
従って信頼性の高い金属配線を有する半導体装置が得ら
れるという効果がある。
れるという効果がある。
第１図（ａ）〜（ｅ）及び第２図（ａ）〜（ｅンは本発
明の第１の実施例及び従来例を説明するための工程順に
配置した半導体チップの断面図である。 １・・・Ｐ型シリコン基板、２・・・Ｎ型不純物層、３
・・・酸化シリコン膜、４・・・フィールド酸化シリコ
ン膜、５・・・酸化シリコン膜、６・・・コンタクト孔
、７・・・多結晶シリコン膜、８・・・Ｎ型不純物層、
９・・・Ｎ型不純物層、１０・・・アルミニウム配線。
明の第１の実施例及び従来例を説明するための工程順に
配置した半導体チップの断面図である。 １・・・Ｐ型シリコン基板、２・・・Ｎ型不純物層、３
・・・酸化シリコン膜、４・・・フィールド酸化シリコ
ン膜、５・・・酸化シリコン膜、６・・・コンタクト孔
、７・・・多結晶シリコン膜、８・・・Ｎ型不純物層、
９・・・Ｎ型不純物層、１０・・・アルミニウム配線。
Claims (1)
- 【特許請求の範囲】 １、半導体基板上に絶縁膜を形成したのちパターニング
してコンタクト孔を形成する工程と、このコンタクト孔
を含む全面に多結晶半導体層を形成する工程と、この多
結晶半導体層を通し同一導電型の不純物を少なくとも２
種類の加速エネルギー条件で前記半導体基板にイオン注
入する工程とを含むことを特徴とする半導体装置の製造
方法。 ２、半導体基板上に絶縁膜を形成したのちパターニング
してコンタクト孔を形成する工程と、このコンタクト孔
を含む全面に多結晶半導体層を形成する工程と、この多
結晶半導体層を通して少くとも２種類の同一導電型の不
純物を前記半導体基板にイオン注入する工程とを含むこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2254454A JP2720592B2 (ja) | 1990-09-25 | 1990-09-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2254454A JP2720592B2 (ja) | 1990-09-25 | 1990-09-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04132226A true JPH04132226A (ja) | 1992-05-06 |
| JP2720592B2 JP2720592B2 (ja) | 1998-03-04 |
Family
ID=17265242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2254454A Expired - Lifetime JP2720592B2 (ja) | 1990-09-25 | 1990-09-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2720592B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55148422A (en) * | 1979-05-09 | 1980-11-19 | Hitachi Ltd | Manufacturing of semiconductor device |
| JPS6377138A (ja) * | 1986-09-20 | 1988-04-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0194667A (ja) * | 1987-10-07 | 1989-04-13 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH01157522A (ja) * | 1987-12-14 | 1989-06-20 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1990
- 1990-09-25 JP JP2254454A patent/JP2720592B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55148422A (en) * | 1979-05-09 | 1980-11-19 | Hitachi Ltd | Manufacturing of semiconductor device |
| JPS6377138A (ja) * | 1986-09-20 | 1988-04-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0194667A (ja) * | 1987-10-07 | 1989-04-13 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH01157522A (ja) * | 1987-12-14 | 1989-06-20 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2720592B2 (ja) | 1998-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6025894B2 (ja) | イオン打込みを用いた半導体装置の製造方法 | |
| US4354307A (en) | Method for mass producing miniature field effect transistors in high density LSI/VLSI chips | |
| US5801086A (en) | Process for formation of contact conductive layer in a semiconductor device | |
| JPH04255251A (ja) | 半導体集積回路およびその製造方法 | |
| US5192713A (en) | Method of manufacturing semiconductor devices having multi-layered structure | |
| JP2662029B2 (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH04132226A (ja) | 半導体装置の製造方法 | |
| JPH0653492A (ja) | 半導体装置及びその製造方法 | |
| USRE30282E (en) | Double master mask process for integrated circuit manufacture | |
| JPS6138858B2 (ja) | ||
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JPS60198813A (ja) | 半導体への不純物拡散法 | |
| JP2874885B2 (ja) | 半導体装置及びその製造方法 | |
| JP2855684B2 (ja) | 半導体装置の製造方法 | |
| JPH0527975B2 (ja) | ||
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JPS6281051A (ja) | 半導体装置とその製造方法 | |
| JPH06124960A (ja) | 半導体装置の製造方法 | |
| JPS6247122A (ja) | 半導体装置の製造方法 | |
| JPH03222414A (ja) | 半導体集積回路装置の製造方法 | |
| JPH08264651A (ja) | 半導体装置の製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPS6145392B2 (ja) | ||
| JPH0441510B2 (ja) | ||
| JPH03165026A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |