JPH04127666A

JPH04127666A - データ処理回路

Info

Publication number: JPH04127666A
Application number: JP2248371A
Authority: JP
Inventors: Kikuo Shiraishi; 白石　喜久男; Tsutomu Hanabusa; 花房　勤; Toshiyuki Tsurumi; 鶴見　利行
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-09-18
Filing date: 1990-09-18
Publication date: 1992-04-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕入力データをメモリに書込み、ここから読出してこれを
フィードバックさせて次の入力データと演算処理して出
力するデータ処理回路に関し、メモリ規模を小さくし、
処理時間を短かくすることを目的とし、入力データとフィードバックデータとを演算処理するデ
ータ演算部と、偶数フィールドのデータを書込み、読出
す偶数フィールドメモリと、奇数フィールドのデータを
書込み、読出す奇数フィールドメモリと、データ演算部
の出力を各フィールド毎に夫々のフィールドのメモリに
書込むように選択する書込みデータセレクタと、各フィ
ールドメモリに書込まれたデータを夫々次の各フィール
ドて読出すように選択する読出しデータセレクタと、読
出されたデータを書込み、次のフィールドでここからフ
ィードバックデータとして読出すリードモディファイラ
イトメモリとにて構成する。

〔産業上の利用分野〕

本発明は、入力データをメモリに書込み、ここから読出
してこれをフィードバックさせて次の入力データと演算
処理して出力するデータ処理回路に関する。

例えば映像装置においては、近年、画像品質向上や文字
表示機能の付加等の要求に伴って映像信号をデジタルデ
ータ化して演算処理を行なっており、その処理方法も年
々複雑になってきている。

このため、このようなデータ処理回路においては、処理
時間を短かくし、又、回路規模を小さく構成することか
要求されている。

〔従来の技術〕

第４図は従来の一例のブロック図、第５図はその動作タ
イミングチャートを示す。なお、第５図中、「Ｗ」は書
込み、「Ｒ」は読圧しを示す。入力データ（Ｄｅ■、Ｄ
ｏ■、Ｄｅ■、Ｄｏ■。

・・・、）はデータ演算部ｌを介して書込みデータセレ
クタ２に供給され、偶数フィールド（ＥＶＥＮ■、■、
・・・、）及び奇数フィールド（○ＤＤ■。

■、・・・、）夫々のタイミングをもつフィールドタイ
ミング信号Ｆｌにて偶数フィールド（例えばＥＶＥＮ■
）及び次の奇数フィールド（ＯＤＤ■）に夫々データＤ
ｅ■、Ｄｏ■を選択されて夫々の偶数フィールド（ＥＶ
ＥＮ）メモリ３０．奇数フィールド（○ＤＤ）メモリ３
２に書込まれる。

続いて、次の偶数フィールド（ＥＶＥＮ■）において、
メモリ３Ｉに書込まれていたデータＤｅ■が読出しデー
タセレクタ４にて選択されて読出されると共に、フィー
ドバックされてデータ演算部１にて入力データＤｅ■と
データ演算（例えばノイズ低減のための演算）され、こ
の演算されたデータは書込みデータセレクタ２によって
メモリ３、に書込まれる（第５図にＤｅ■Ｗで示す）。

次の奇数フィールド（ＯＤＤ■）において、メモリ３２
に書込まれていたデータＤＯ■か読出しデータセレクタ
４にて選択されて読出されると共に、フィードバックさ
れてデータ演算部１にて入力データＤｏ■とデータ演算
され、この演算されたデータは書込みデータセレクタ２
によってメモリ３４に書込まれる（第５図にＤｏ■Ｗて
示す）。

以下のフィールドも上記フィールドの場合と同様の動作
が繰返され、データが出力されると共にこれかフィード
バックされて入力データとノイズ低減のための演算かな
される。このノイズ低減のだめの演算は偶数フィールド
のデータどうし、又は奇数フィールドのデータとうしに
て行なう必要かあり、従来の装置では、入力データとフ
ィードバックデータとのタイミングをとるために、４つ
のメモリ３Ｉ〜３４を必要とし、又、第５図より明らか
な如く、８カデータは入力データに対して１フレーム遅
れとなる。

〔発明か解決しようとする課題〕

従来装置は、前記したように、入力データとフィードバ
ックデータとのタイミングをとるためにメモリを４つも
必要とし、このために回路規模か大形化し、安価に構成
できず、又、出力データは入力データに対してｌフレー
ム遅れになる等、処理時間か長く、複雑な高速処理を必
要とするシステムに適用しにくい問題点があった。

本発明は、メモリ規模を小さくてき、処理時間を短かく
てきるデータ処理回路を提供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理ブロック図を示す。同図中、２０
は、データ演算部で、入力データとフィードバックデー
タとを供給されて演算処理を行なう。２１は偶数フィー
ルドメモリで、偶数フィールドのデータを書込まれ、こ
こから読出される。２２は奇数フィールドメモリで、奇
数フィールドのデータを書込まれ、ここから読出される
。

２３は書込みデータセレクタで、データ演算部２０の出
力を各フィールド毎に夫々の偶数フィールドメモリ２１
及び奇数フィールドメモリ２２に書込むように選択する
。２４は読出しデータセレクタで、偶数フィールドメモ
リ２１及び奇数フィールドメモリ２２に書込まれたデー
タを夫々次の各フィールドて読出すように選択する。２
５はリードモディファイライトメモリで、読出されたデ
ータを書込み、次のフィールドでここからフィードバッ
クデータとして読出す。

〔作用〕

偶数フィールドメモリ２１及び奇数フィールドメモリ２
２は夫々のフィールドのデータをフィールド毎に書込み
、読出しを行ない、リードモディファイライトメモリ２
５はメモリ２１．２２から読出されたデータを書込み、
次のフィールドで読出す。このように、リートモディフ
ァイライトメモリ２５を用いているため、偶数フィール
ドのデータとうし又は奇数フィールドのデータとうしの
演算を行なうために偶数フィールドメモリ及び奇数フィ
ールドメモリは夫々１つずつ用いるたけてよく、メモリ
規模を小さくてき、しかも、出力データの入力データに
対する遅れを１フイールドと小さくできる。

〔実施例〕

第２図は本発明の一実施例のブロック図、第３図はその
動作タイミングチャートを示す。第２図中、１０はデー
タ演算部て、減算部１．０ａ、１０ｂ　　ＲＯＭ１０ｃ
にて構成されており、第４図に示すデータ演算部ｌと同
様にノイズ低減のだめのものであり、従来周知である。

１１は書込みデータセレクタ、１３は読出しデータセレ
クタ、１２１は偶数フィールド（ＥＶＥＮ）メモリ、１
２２は奇数フィールド（ＯＤＤ）メモリである。

１４はリードモディファイライトメモリ（以下、ｍｏｄ
メモリと略記する）で、読出しデータセレクタ１３の出
力とデータ演算部ｌＯの入力との間に設けられている。

入力データは後述のデータは演算部ＩＯを介して書込み
データセレクタ１１に供給され、フィールドタイミング
信号Ｆｌにて偶数フィールド及び奇数フィールド交互に
選択されて夫々のメモリ１２、．１２２に書込まれ、読
出しデータセレクタＩ３からフィールドタイミング信号
Ｆｌによって読出される。即ち、第３図に示す如く、偶
数フィールドＥＶＥＮ■てはデータＤｅ■かメモリ１２
＋に書込まれると共に、前のデータＤｏ■かメモリ１２
２から読出され、次の奇数フィールドＯＤＤ■ではデー
タＤｅ■かメモリ１２．から読出されると共に、データ
ＤＯ■がメモリ１２□に書込まれ、以下、同様の動作か
ｌフィールド毎に繰返される。

読出しデータセレクタ１３の選択によってメモリ１２．
．１２．から検出されたデータはｍｏｄメモリ１４に書
込まれ、ここから読出されてデータ演算部ｌＯに供給さ
れる。例えば偶数フィールドＥＶＥＮ■において先にｍ
ｏｄメモリ１４に書込まれていたデータＤｅ■か読出さ
れてデータ演算部１０に供給され、入力データＤｅ■と
演算され、メモリ１２２から読出されたデータＤｏ（Ｑ
かｍｏｄメモリ１４に書込まれる。減算部１０ａにおい
て、入力データＤｅ■からデータＤｅ■か減算されてそ
の差か積分係数を格納されたＲＯＭ１０ｃに供給され、
その差に対応した積分係数かＲ，０Ｍ１０ｃから読出さ
れて減算器１０ｂに供給され、ここで入力データＤｅ■
から積分係数を減算されてノイズ低減が行なわれる。

同様に、奇数フィールド○ＤＤ■において、先にｍｏｄ
メモリ１４に書込まれていたデータＤ。

■か読出されてデータ演算部ＩＯにて入力データＤｏ■
とデータ演算され、メモリ１２．から読出されたデータ
Ｄｅ■（ノイズ低減されたもの）かｍｏｄメモリ１４に
書込まれる。以下、これと同様の動作かｌフィールド毎
に繰返される。この場合、ｍｏｄメモリ１４を用いたた
め、偶数フィールドのデータとうし又は奇数フィールド
のデータとうしの演算を行なうのにＥＶＥＮメモリ及び
○ＤＤメモリは夫々１つずつ用いるだけでよく、第４図
に示す従来例に比してメモリ規模を小さくてき、従って
、安価に構成できる。しかも、出力データは入力データ
に対してたかだかＩフィールド遅れてあり、従来例に比
して処理時間を短かくてき、複雑な高速処理を必要とす
るシステムに適用できる。

なお、データ演算部１０は上記実施例のようにノイズ低
減のものに限定されるものではなく、その他のデータ演
算処理を行なう回路で構成してもよい。

〔発明の効果〕

以上説明した如く、本発明によれば、フィードバックル
ープにリードモディファイライトメモリを用いて演算を
行なう構成としたため、偶数フィールドメモリ及び奇数
フィールドメモリを夫々１つずつ用いるだけてよく、従
来例に比して回路を小規模に、安価に構成でき、しかも
、出力データの入力データに対する遅れを従来例よりも
少なくてき、従来例に比して処理時間を短かくてきるの
て複雑な高速処理を必要とするシステムに適用できる。

４、

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の一実施例のブロック図、第３図は本発
明の動作タイミングチャート、第４図は従来の一例のブ
ロック図、第５図は従来の動作タイミングチャートである。図において、１０．２０はデータ演算部、１１．２３は書込みデータセレクタ、１２＋、２１は偶数フィールドメモリ、１２□、２２は
奇数フィールドメモリ、１３．２４は読出しデータセレ
クタ、１４’、２５はリードモディファイライトメモリを示す
。本発明の原理ブロック図第図Ｔ本発明の一実施例のブロック図第図本発明の動作タイミングチャト第図従来の例のブロック図第図従来の動作タイミングチャト

Claims

【特許請求の範囲】入力データとフィードバックデータとを供給されて演算
処理を行なうデータ演算部（２０）と、偶数フィールド
のデータを書込まれ、ここから読出される偶数フィール
ドメモリ（２１）と、奇数フィールドのデータを書込ま
れ、ここから読出される奇数フィールドメモリ（２２）
と、上記データ演算部（２０）の出力を各フィールド毎
に夫々の上記偶数フィールドメモリ（２１）及び奇数フ
ィールドメモリ（２２）に書込むように選択する書込み
データセレクタ（２３）と、上記偶数フィールドメモリ
（２１）及び奇数フィールドメモリ（２２）に書込まれ
たデータを夫々次の各フィールドで読出すように選択す
る読出しデータセレクタ（２４）と、該読出されたデータを書込み、次のフィールドでここか
ら上記フィードバックデータとして読出すリードモディ
ファイライトメモリ（２５）と、よりなることを特徴と
するデータ処理回路。