JPH04127564A - Manufacture of lead frame - Google Patents
Manufacture of lead frameInfo
- Publication number
- JPH04127564A JPH04127564A JP24929790A JP24929790A JPH04127564A JP H04127564 A JPH04127564 A JP H04127564A JP 24929790 A JP24929790 A JP 24929790A JP 24929790 A JP24929790 A JP 24929790A JP H04127564 A JPH04127564 A JP H04127564A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- conductive plate
- plate
- welding
- frame body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000003466 welding Methods 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 238000007747 plating Methods 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000000203 mixture Substances 0.000 claims abstract description 5
- 150000002739 metals Chemical class 0.000 claims description 7
- 239000011888 foil Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 22
- 229910052802 copper Inorganic materials 0.000 abstract description 10
- 239000010949 copper Substances 0.000 abstract description 10
- 210000002105 tongue Anatomy 0.000 abstract description 10
- 229920001721 polyimide Polymers 0.000 abstract description 7
- 239000000853 adhesive Substances 0.000 abstract description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 13
- 239000011889 copper foil Substances 0.000 description 12
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910000851 Alloy steel Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、リードフレームの製造方法に係り、特に半導
体集積回路チップを実装するリードフレーム構体の製造
に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Field of Application) The present invention relates to a method for manufacturing a lead frame, and particularly to manufacturing a lead frame structure on which a semiconductor integrated circuit chip is mounted.
（従来の技術）
高出力型半導体集積回路の分野では、高いパワ−を用い
るために、電流供給のためのリードはワイヤとの接続部
におけるインダクタンスの増大を防ぐために、ボンディ
ングワイヤに代えてパワープレートを介してチップのポ
ンディングパッドに接続するという方法が取られること
が多い。また、高集積化に従い、リードの本数を低減す
る目的から、複数のパッドから接地ラインに落とすよう
な場合、接地用のプレートを設けこれにすべて接続する
という方法が有力となってきている。(Prior art) In the field of high-output semiconductor integrated circuits, in order to use high power, leads for current supply are replaced with bonding wires on power plates in order to prevent an increase in inductance at the connection with wires. This is often done by connecting to the chip's bonding pad via a . Furthermore, as devices become more highly integrated, and in order to reduce the number of leads, a method of providing a grounding plate and connecting all of them to this has become popular when connecting multiple pads to a grounding line.
さらにまた、発熱量も大きいため、ダイパッドに代えて
放熱性の良好な金属板からなる大きな放熱板を必要とす
る傾向にある。Furthermore, since the amount of heat generated is large, there is a tendency to require a large heat sink made of a metal plate with good heat dissipation properties in place of the die pad.
このようなパワーデバイスでは、−例を第４図に示すよ
うに、通常、接地用のグランドプレート１２とパワープ
レート１４とがリードフレーム本体１５に対して各々所
定の部位に設けられた舌片を介して溶接により電気的に
接続されリードフレーム構体を構成している。ここで１
３は相互の電気的絶縁のために介在せしめられる絶縁膜
である。In such a power device, as shown in FIG. 4, normally, the ground plate 12 and the power plate 14 for grounding each have a tongue piece provided at a predetermined position relative to the lead frame body 15. They are electrically connected via welding to form a lead frame structure. Here 1
3 is an insulating film interposed for mutual electrical insulation.
このため、舌片の折り曲げ精度や、溶接位置精度の影響
により各構成体に歪みを生したり、また溶接箇所がはが
れたりすることがあった。Therefore, the bending accuracy of the tongue piece and the accuracy of the welding position may cause distortion in each component, or the welded portion may peel off.
また、これらグランドプレート１２、パワープレート１
４、リードフレーム本体１５の素材としては、通常鋼も
しくは銅合金が用いられており、銅同志では電気抵抗が
低いため、電気溶接を用いる場合には溶接自体が困難で
あるのみならず溶接強度も弱く確実な溶接が困難である
という問題があった。In addition, these ground plates 12 and power plates 1
4. Steel or copper alloy is usually used as the material for the lead frame body 15, and copper has low electrical resistance, so when using electric welding, not only is the welding itself difficult, but the welding strength is also low. There was a problem that it was weak and difficult to weld reliably.
（発明が解決しようとする問題点）
このように、従来のパワーデバイスでは、接地用のグラ
ンドプレートやパワープレート等とりドフレーム本体と
の接続が、各々所定の部位に設けられた舌片を介して溶
接によりなされているため、溶接強度も弱く確実な溶接
が困難であり、また接続不良や変形を生じ易く、これが
デバイスとしての信頼性低下の原因となっていた。(Problems to be Solved by the Invention) As described above, in conventional power devices, the ground plate for grounding, the power plate, etc. are connected to the main frame body through tongue pieces provided at predetermined locations. Since the welding is performed by welding, the welding strength is weak and reliable welding is difficult, and connection failures and deformation are likely to occur, which causes a decrease in reliability as a device.
本発明は、前記実情に鑑みてなされたもので、グランド
プレートやパワープレート等の導電性プレートとリード
フレーム本体との接続が確実で信頼性の高いリードフレ
ームを提供することを目的とする。The present invention has been made in view of the above-mentioned circumstances, and an object of the present invention is to provide a highly reliable lead frame in which the connection between a conductive plate such as a ground plate or a power plate and a lead frame main body is secure.
（課題を解決するための手段）
そこで、本発明では、複数のリードを配列してなるリー
ドフレーム本体に絶縁層を介して少なくとも１つの導電
性プレートを積層して固着し、この導電性プレートをリ
ードフレーム本体の少なくとも１つのリードに、これら
導電性プレートおよびリードフレーム本体の構成金属と
は組成の異なる金属を介して溶接を行って電気接続を達
成しリードフレームを形成するようにしている。(Means for Solving the Problems) Therefore, in the present invention, at least one conductive plate is laminated and fixed to a lead frame body formed by arranging a plurality of leads via an insulating layer, and this conductive plate is Welding is performed to at least one lead of the lead frame body through the conductive plate and a metal having a different composition from the constituent metal of the lead frame body to achieve electrical connection and form the lead frame.
また望ましくは、この導電性プレートおよびリードフレ
ーム本体の間に介在せしめられる異なる金属は、あらか
じめ溶接箇所にめっきあるいはスパッタリングによって
形成しておくようにしても良いし、Ｎｉ箔やＳＵＳ箔な
どを溶接箇所に間挿しつつ溶接を行うようにしてもよい
。Preferably, the different metal interposed between the conductive plate and the lead frame body may be formed in advance at the welding location by plating or sputtering, or Ni foil, SUS foil, etc. may be formed at the welding location in advance. Welding may be performed while intervening.
さらにまた、この導電性プレートとして銅箔を用いるよ
うにしてもよい。Furthermore, copper foil may be used as the conductive plate.
（作用）
上記構成により、導電性プレートおよびリードフレーム
本体の構成金属とは組成の異なる金属を介して溶接を行
うことによって電気接続を達成しているため、溶接が容
易でかつ極めて強固で確実な電気的接続が可能となる。(Function) With the above configuration, electrical connection is achieved by welding through metals that have a different composition from the constituent metals of the conductive plate and the lead frame body, so welding is easy and extremely strong and reliable. Electrical connection is possible.
また、リードフレーム本体の少なくとも１つのリードに
、銅箔からなる導電性プレート用い、異種金属を介して
溶接接続するようにすれば、フレキシブルでありかつ機
械的強度も大きいため、歪みや剥がれもなく、接続を確
実に行うことが可能となる上、低抵抗であるためインダ
クタンスの低減をはかることができる。In addition, if at least one lead of the lead frame body is made of a conductive plate made of copper foil and connected by welding through dissimilar metals, it will be flexible and have high mechanical strength, so there will be no distortion or peeling. , it is possible to connect reliably, and since the resistance is low, it is possible to reduce inductance.
すなわち、加工性が良好でかつフレキシブルな低抵抗の
銅箔を用いているため、第４図に示した従来例のリード
フレームで用いられていたような舌片は不要となり、折
り曲げ加工の必要がなくなり、ずれが生じにくい上機械
的応力がかからず、また、剥がれや歪みを生じることも
ない。In other words, since it uses a copper foil with good workability and flexibility and low resistance, there is no need for tongues like those used in the conventional lead frame shown in Figure 4, and there is no need for bending. In addition to being less likely to shift, no mechanical stress is applied, and no peeling or distortion occurs.
（実施例）
以下本発明の実施例について、図面を参照しつつ詳細に
説明する。(Example) Examples of the present invention will be described in detail below with reference to the drawings.
第１図は、本発明の第１の実施例の方法で形成されたパ
ワーデバイスの要部を示す断面図である。FIG. 1 is a sectional view showing the main parts of a power device formed by the method of the first embodiment of the present invention.
このデバイスは、リードフレームが、銅を主成分とする
リードフレーム本体５の所定の領域に形成されたＮｉめ
っき層３を介して、グランドブレトとしての役割を担う
銅板からなる第１の導電板２およびこの上層に積層され
、電源ラインに接続され銅板からなるパワープレートと
しての第２の導電板４とに溶接され、これらの間の電気
的接続を達成するようにしたことを特徴とするものであ
る。In this device, the lead frame has a first conductive plate made of a copper plate that serves as a ground bullet via a Ni plating layer 3 formed in a predetermined area of a lead frame body 5 mainly made of copper. 2 and a second conductive plate 4 laminated on the upper layer, connected to a power supply line, and serving as a power plate made of a copper plate, to achieve electrical connection between them. It is.
すなわちこのデバイスは、半導体チップ１を載置すると
共にグランドプレートとしての役割を担う第１の導電板
２と、この上層にポリイミド膜からなる絶縁層１１を介
して固着され、電源ラインに接続されるパワープレート
としての第２の導電板４と、さらにこの上層に同様に絶
縁層１１を介して固着され、前記第１の導電板２の半導
体チップ搭載部を囲むように複数のインナーリードを配
設してなるリードフレーム本体５とから構成され、封止
樹脂Ｐによって封１１−せしめられてなるものである。That is, this device includes a first conductive plate 2 on which a semiconductor chip 1 is mounted and which also serves as a ground plate, and is fixed to the upper layer via an insulating layer 11 made of a polyimide film and connected to a power supply line. A second conductive plate 4 as a power plate, and a plurality of inner leads which are similarly fixed to this upper layer via an insulating layer 11 and surround the semiconductor chip mounting portion of the first conductive plate 2. The lead frame body 5 is made of a lead frame body 5, and is sealed with a sealing resin P.
そしてこのリードフレーム本体５の対応するインナーリ
ート先端部にはニッケルめっき層３が形成されており、
このニッケルめっき層３を介して、第１または第２の導
電板の対応する領域に設けら・れた舌片を溶接すること
により電気的接続を達成している。さらにまた、各イン
ナーリードは半導体チップ上の各ポンディングパッドと
それぞれを接続するようにボンディングワイヤを介して
接続がなされている。A nickel plating layer 3 is formed on the tip of the corresponding inner lead of the lead frame body 5.
Electrical connection is achieved by welding tongue pieces provided in corresponding areas of the first or second conductive plate through the nickel plating layer 3. Furthermore, each inner lead is connected to each bonding pad on the semiconductor chip via a bonding wire.
次に、このデバイスの製造工程について説明する。Next, the manufacturing process of this device will be explained.
まず、第２図（ａ）に示すように、通常のスタンピング
法により、帯状材料を加工し、半導体チップ載置領域ａ
と対峙するインナーリード６、アウターリード７、タイ
バー８などを含む通常のりドフレームの形状に成型する
。９はサイドバーである。次いで、コイニング処理を行
い、インナリード先端部の平坦幅を確保したのち、先端
部に金めつきを行い、続いてインナーリード６の所定の
領域にＮｉめっきを行う。Ｍは金めつき領域、３はＮｉ
めっき領域を示す。このとき必要に応じて、インナーリ
ード先端部のボンディングエリアを避けるように絶縁性
テープを貼着し、固定するようにしてもよい。First, as shown in FIG. 2(a), a strip material is processed by a normal stamping method, and a semiconductor chip mounting area a
It is molded into the shape of a normal glued frame including inner leads 6, outer leads 7, tie bars 8, etc. facing each other. 9 is a sidebar. Next, after a coining process is performed to ensure a flat width at the tip of the inner lead, the tip is plated with gold, and then a predetermined area of the inner lead 6 is plated with Ni. M is gold plating area, 3 is Ni
Shows the plating area. At this time, if necessary, an insulating tape may be attached and fixed so as to avoid the bonding area at the tip of the inner lead.
一方、第２図（ｂ）および第２図（Ｃ）に示すように、
また通常のスタンピング法により、放熱性の良好な銅板
を加工し、グランドプレートとしての役割を行う第１の
導電板２と、電源ラインに接続されるパワープレートと
しての第２の導電板４とを形成する。これらの第１およ
び第２の導電板２゜４に対しては、舌片４Ｔを有するよ
うに打ち抜きを行った後、溶接領域を除く表面を絶縁性
のポリイミド膜１１で被覆する。On the other hand, as shown in FIG. 2(b) and FIG. 2(C),
In addition, a copper plate with good heat dissipation is processed using a normal stamping method, and a first conductive plate 2 that serves as a ground plate and a second conductive plate 4 that serves as a power plate connected to a power supply line are formed. Form. These first and second conductive plates 2.4 are punched out so as to have tongues 4T, and then the surfaces excluding the welding areas are covered with an insulating polyimide film 11.
そして、第２図（ｄ）に示すように、第１の導電板２の
中央部に半導体チップ１を接着剤を介して固着すると共
に、第１の導電板、第２の導電板、リードフレーム本体
５を順次積層し、前記第１および第２の導電板の舌片を
、リードフレーム本体５のインナーリードのＮ１めっき
領域３に溶接することにより電気的に接続する。Then, as shown in FIG. 2(d), the semiconductor chip 1 is fixed to the center of the first conductive plate 2 via an adhesive, and the first conductive plate, the second conductive plate, and the lead frame are attached. The main bodies 5 are sequentially stacked, and the tongues of the first and second conductive plates are electrically connected by welding to the N1 plating region 3 of the inner lead of the lead frame main body 5.
この後、ワイヤボンディングを行い、樹脂封止を行って
、第１図に示したようなデバイスが完成する。Thereafter, wire bonding and resin sealing are performed to complete the device as shown in FIG.
このようにして形成されたデバイスは、リードと導電性
プレートとがリードに形成されたＮｉめっき層３を介し
て溶接され溶接作業が容易であり、剥がれもなく、高精
度の接続を確実に行うことが可能となる。In the device formed in this way, the leads and the conductive plate are welded via the Ni plating layer 3 formed on the leads, making the welding work easy and ensuring a high-precision connection without peeling. becomes possible.
なお前記実施例では、溶接領域のインナーリードにＮｉ
めっき層を形成するようにしたが、Ｎｉめっきに限定さ
れることなくＡｇめっき層など他の金属めっき層を用い
てもよく、まためっき層に限定されることなくスパッタ
リング等の方法で形成した金属薄膜を用いるようにして
もよい。さらには溶接工程においてＮｉ箔やＳＵＳ箔等
の金属箔を間挿しつつ溶接するようにしてもよい。In the above embodiment, Ni was applied to the inner lead in the welding area.
Although a plating layer is formed, it is not limited to Ni plating, and other metal plating layers such as Ag plating layer may be used, and metals formed by methods such as sputtering are not limited to plating layers. A thin film may also be used. Furthermore, in the welding process, welding may be performed while interposing a metal foil such as Ni foil or SUS foil.
また前記実施例では、パワープレートや接地プレートは
、−枚の導電性の板状体で構成したが、フィルムキャリ
ア等の絶縁性基板上に所望のパターンを形成することに
よって行っても良い。このとき信号線およびグランド線
のパターンは、スパッタリングおよび電解めっきによっ
て形成された銅薄膜をフォトリソ法によりパターニング
して形成する方法、樹脂フィルム表面に表面処理を行っ
た後、薄い銅箔を直接圧着したり、接着剤を介して固着
したりして銅薄膜を形成した後パターニングしたりまた
、薄い銅箔の表面にポリイミド樹脂等の絶縁性樹脂を塗
布しこれを硬化することによって銅薄膜を形成した後、
同様にフォトリソ法によりバターニングするなどの方法
をとることも可能である。Further, in the above embodiments, the power plate and the ground plate are constructed of two conductive plate-shaped bodies, but they may also be formed by forming a desired pattern on an insulating substrate such as a film carrier. At this time, the signal line and ground line patterns are formed by patterning a copper thin film formed by sputtering and electrolytic plating using photolithography, or by directly pressing a thin copper foil after surface treatment on the resin film surface. A copper thin film is formed by forming a copper thin film by fixing it with an adhesive or by patterning it, or by coating an insulating resin such as polyimide resin on the surface of a thin copper foil and curing it. rear,
Similarly, it is also possible to use a method such as patterning by photolithography.
実施例２
次に本発明の第２の実施例として、グランドプレートお
よび電源プレートを銅箔で構成したものについて説明す
る。Embodiment 2 Next, as a second embodiment of the present invention, a structure in which the ground plate and the power supply plate are made of copper foil will be described.
二のリードフレームは、第１および第２の導電板が銅箔
て構成されており、これらとの溶接領域のリードフレー
ム本体にＮｉめっき層３が形成されていることを特徴と
するものである。The second lead frame is characterized in that the first and second conductive plates are made of copper foil, and a Ni plating layer 3 is formed on the lead frame body in the welding area with these. .
すなわち第３図に示すように、半導体チップ１を載置す
ると共にグランドプレートとしての役割を担う厚さ０．
０２〜０．１μ−程度の銅箔からなる第１の導電板２２
と、この上層に絶縁層１１を介して積層され、電源ライ
ンに接続されるパワープレートとしての厚さ０．０２〜
０．１μ■程度の銅箔からなる第２の導電板２４と、さ
らにこの上層に絶縁層１１を介して積層され、前記第１
の導電板２の半導体チップ搭載部を囲むように複数のイ
ンナーリードを配設してなるリードフレーム本体５とか
ら構成されている。That is, as shown in FIG. 3, a 0.0 mm thick plate serves as a ground plate on which the semiconductor chip 1 is placed and also serves as a ground plate.
The first conductive plate 22 is made of copper foil with a thickness of about 0.02 to 0.1μ.
And a power plate with a thickness of 0.02 to 100 cm is laminated on this upper layer with an insulating layer 11 interposed therebetween and is connected to the power supply line.
A second conductive plate 24 made of copper foil with a thickness of about 0.1μ■ is further laminated on top of this with an insulating layer 11 interposed therebetween.
The lead frame body 5 includes a plurality of inner leads arranged so as to surround the semiconductor chip mounting portion of the conductive plate 2.
他部については前記実施例１と同様に形成されている。The other parts are formed in the same manner as in the first embodiment.
このようにして形成されたデバイスは、実施例１の効果
に加えて、導電性プレートが可撓性の銅箔にポリイミド
フィルムを貼着して形成されているため、歪みや剥がれ
を生じたりすること無く良好にリードとの接続を達成す
る事ができるうえ、低抵抗であるため、インダクタンス
の低減をはかることができる。In addition to the effects of Example 1, the device formed in this way has the advantage that the conductive plate is formed by adhering a polyimide film to a flexible copper foil, which may cause distortion or peeling. It is possible to achieve a good connection with the leads without any problems, and since it has low resistance, it is possible to reduce inductance.
なお前記実施例２では、パワープレートや接地プレート
は、ポリイミドフィルムに銅箔を貼着して打ち抜きを行
うことによって形成したが、フィルムキャリア等の絶縁
性基板上に銅箔を貼着したのちエツチングによって選択
的に銅箔を除去し所望のパターンを形成するようにして
も良い。In Example 2, the power plate and the ground plate were formed by pasting copper foil on a polyimide film and punching it out. The copper foil may be selectively removed to form a desired pattern.
以上説明してき、たように、本発明によれば、複数のイ
ンナーリードを配列してなるリードフレーム本体上に絶
縁層を介して少なくとも１つの導電性プレートを積層し
溶接により電気的接続を行うに際し、導電性プレートお
よびリードフレーム本体の構成金属とは組成の異なる金
属を介して溶接を行うことによって電気抵抗を大きくし
抵抗加熱の発生を増大させているため、溶接が容品でか
つ極めて強固で確実な電気的接続が可能となり、信頼性
の高いリードフレームを得ることができる。As described above, according to the present invention, when at least one conductive plate is laminated via an insulating layer on a lead frame body formed by arranging a plurality of inner leads and electrical connection is made by welding, By welding through metals that have a different composition from the constituent metals of the conductive plate and lead frame body, the electrical resistance increases and the occurrence of resistance heating increases. A reliable electrical connection is possible, and a highly reliable lead frame can be obtained.
第１図は、本発明の第１の実施例の方法で形成されたリ
ードフレームを用いた半導体装置を示す図、第２図（ａ
）乃至第２図（ｄ＞は、同半導体装置の製造工程図、第
３図は本発明の第２の実施例の方法で形成されたリード
フレームを用いた半導体装置を示す図、第４図は従来例
の半導体装置を示す図である。
１・・・半導体チップ、２・・・第１の導電板、３・・
・Ｎｉめワき層、４・・・第２の導電板、５・・・リー
ドフレーム本体、Ｐ・・・封止樹脂、ａ・・・半導体チ
ップ載置領域、６・・・インナーリード、７・・・アウ
ターリード、８・・・タイバー、９・・・サイドバー、
Ｔ・・・舌片、１１・・・ポリイミド膜。
第２図
第２図
第３図
殖東技術
第４図FIG. 1 is a diagram showing a semiconductor device using a lead frame formed by the method of the first embodiment of the present invention, and FIG.
) to 2(d) are manufacturing process diagrams of the same semiconductor device, FIG. 3 is a diagram showing a semiconductor device using a lead frame formed by the method of the second embodiment of the present invention, and FIG. 4 1 is a diagram showing a conventional semiconductor device. 1... Semiconductor chip, 2... First conductive plate, 3...
- Ni lined layer, 4... Second conductive plate, 5... Lead frame body, P... Sealing resin, a... Semiconductor chip mounting area, 6... Inner lead, 7...Outer lead, 8...Tie bar, 9...Side bar,
T... tongue piece, 11... polyimide membrane. Figure 2 Figure 2 Figure 3 Shokuto Technology Figure 4
Claims (3)
程と、 前記導電性プレート上に絶縁層を介して積層され、半導
体チップの周縁に先端がくるように、複数のリードを表
面に配設したリードフレーム本体を形成するリードフレ
ーム本体形成工程と、前記導電性プレートおよびリード
フレームの本体を構成する金属とは異なる組成を有する
異種金属を介して溶接加工を行い、前記導電性プレート
を、前記リードフレーム本体の少なくとも１つのリード
に所定の領域で接続するように、前記リードフレーム本
体上に積層する組み立て工程とを含むことを特徴とする
リードフレームの製造方法。(1) A conductive plate forming step of forming a conductive plate, and a plurality of leads are laminated on the conductive plate with an insulating layer interposed therebetween, and a plurality of leads are arranged on the surface so that the tips are located at the periphery of the semiconductor chip. A lead frame body forming step for forming a lead frame body, and a welding process is performed through dissimilar metals having a composition different from those of the conductive plate and the metal constituting the lead frame body, and the conductive plate is welded to the lead frame body. A method for manufacturing a lead frame, comprising an assembling step of stacking the lead frame on the lead frame body so as to connect to at least one lead of the frame body in a predetermined region.
接領域に、金属めっきを行うめっき工程を含み、 前記組み立て工程はこの金属めっき層を介して前記リー
ドフレーム本体と前記導電性プレートを溶接する工程を
含むことを特徴とする請求項（１）記載のリードフレー
ムの製造方法。(2) Prior to the assembly step, a plating step is performed in which metal plating is applied to the welding area of the lead frame main body or the conductive plate, and the assembly step includes plating the lead frame main body and the conductive plate through this metal plating layer. 2. The method of manufacturing a lead frame according to claim 1, further comprising the step of welding a flexible plate.
領域に、金属箔を間挿しつつ溶接する溶接工程を含むこ
とを特徴とする請求項（１）記載のリードフレームの製
造方法。(3) The lead frame according to claim 1, wherein the assembling step includes a welding step of welding the lead frame main body and the conductive plate while inserting a metal foil into the weld area. Production method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24929790A JPH04127564A (en) | 1990-09-19 | 1990-09-19 | Manufacture of lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24929790A JPH04127564A (en) | 1990-09-19 | 1990-09-19 | Manufacture of lead frame |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04127564A true JPH04127564A (en) | 1992-04-28 |
Family
ID=17190883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24929790A Pending JPH04127564A (en) | 1990-09-19 | 1990-09-19 | Manufacture of lead frame |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04127564A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5442230A (en) * | 1994-09-16 | 1995-08-15 | National Semiconductor Corporation | High density integrated circuit assembly combining leadframe leads with conductive traces |
| WO1996041373A1 (en) * | 1995-06-07 | 1996-12-19 | Advanced Micro Devices, Inc. | Low inductance electrical ground connection integrated circuit die package |
| US5767570A (en) * | 1993-03-18 | 1998-06-16 | Lsi Logic Corporation | Semiconductor packages for high I/O semiconductor dies |
| US5929513A (en) * | 1994-08-16 | 1999-07-27 | Fujitsu Limited | Semiconductor device and heat sink used therein |
| US6271583B1 (en) * | 1992-06-02 | 2001-08-07 | Fujitsu Limited | Semiconductor device having resin encapsulated package structure |
| US6414386B1 (en) * | 2000-03-20 | 2002-07-02 | International Business Machines Corporation | Method to reduce number of wire-bond loop heights versus the total quantity of power and signal rings |
| US7843700B2 (en) | 2004-04-14 | 2010-11-30 | Denso Corporation | Semiconductor device |
| KR101035880B1 (en) * | 2003-07-18 | 2011-05-20 | 쇼와 덴코 가부시키가이샤 | Method for producing solid electrolytic capacitor |
-
1990
- 1990-09-19 JP JP24929790A patent/JPH04127564A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6271583B1 (en) * | 1992-06-02 | 2001-08-07 | Fujitsu Limited | Semiconductor device having resin encapsulated package structure |
| US5767570A (en) * | 1993-03-18 | 1998-06-16 | Lsi Logic Corporation | Semiconductor packages for high I/O semiconductor dies |
| US5929513A (en) * | 1994-08-16 | 1999-07-27 | Fujitsu Limited | Semiconductor device and heat sink used therein |
| US5442230A (en) * | 1994-09-16 | 1995-08-15 | National Semiconductor Corporation | High density integrated circuit assembly combining leadframe leads with conductive traces |
| WO1996041373A1 (en) * | 1995-06-07 | 1996-12-19 | Advanced Micro Devices, Inc. | Low inductance electrical ground connection integrated circuit die package |
| US6414386B1 (en) * | 2000-03-20 | 2002-07-02 | International Business Machines Corporation | Method to reduce number of wire-bond loop heights versus the total quantity of power and signal rings |
| KR101035880B1 (en) * | 2003-07-18 | 2011-05-20 | 쇼와 덴코 가부시키가이샤 | Method for producing solid electrolytic capacitor |
| US7843700B2 (en) | 2004-04-14 | 2010-11-30 | Denso Corporation | Semiconductor device |
| US8179688B2 (en) | 2004-04-14 | 2012-05-15 | Denso Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03204965A (en) | Resin-sealed semiconductor device | |
| JPH04127564A (en) | Manufacture of lead frame | |
| JPS62232948A (en) | Lead frame | |
| JP2740977B2 (en) | Semiconductor device | |
| JP2879629B2 (en) | Lead frame and manufacturing method thereof | |
| JP3147189B2 (en) | Lead frame and manufacturing method thereof | |
| JPH0878599A (en) | Integrated circuit package and manufacture thereof | |
| JP3691790B2 (en) | Semiconductor device manufacturing method and semiconductor device manufactured by the method | |
| JPS61150253A (en) | Semiconductor lead frame | |
| JP2552943B2 (en) | Semiconductor device | |
| JPS62226649A (en) | Hybrid semiconductor device | |
| JP3336235B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH07249708A (en) | Semiconductor device and its mounting structure | |
| JPS63185035A (en) | Semiconductor device | |
| JPH04162469A (en) | Manufacture of lead frame | |
| JP2972106B2 (en) | Bonding method of lead to substrate | |
| JP3434918B2 (en) | Semiconductor device | |
| JP3889710B2 (en) | Hybrid integrated circuit device | |
| JP3508683B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2632761B2 (en) | Semiconductor element mounting substrate and method of manufacturing semiconductor element mounting substrate | |
| JPH04174549A (en) | Semiconductor device | |
| JPH0425061A (en) | Semiconductor device | |
| JPH05144882A (en) | Film carrier for semiconductor device | |
| JP2601015B2 (en) | Plating equipment | |
| JPH05326802A (en) | Composite lead frame and semiconductor device using thereof |