JP2879629B2 - Lead frame and manufacturing method thereof - Google Patents

Lead frame and manufacturing method thereof

Info

Publication number
JP2879629B2
JP2879629B2 JP28809091A JP28809091A JP2879629B2 JP 2879629 B2 JP2879629 B2 JP 2879629B2 JP 28809091 A JP28809091 A JP 28809091A JP 28809091 A JP28809091 A JP 28809091A JP 2879629 B2 JP2879629 B2 JP 2879629B2
Authority
JP
Japan
Prior art keywords
lead frame
conductive plate
lead
main body
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28809091A
Other languages
Japanese (ja)
Other versions
JPH05129514A (en
Inventor
清久 牧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MITSUI HAITETSUKU KK
Original Assignee
MITSUI HAITETSUKU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MITSUI HAITETSUKU KK filed Critical MITSUI HAITETSUKU KK
Priority to JP28809091A priority Critical patent/JP2879629B2/en
Publication of JPH05129514A publication Critical patent/JPH05129514A/en
Application granted granted Critical
Publication of JP2879629B2 publication Critical patent/JP2879629B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、リードフレームおよび
その製造方法に係り、特に半導体集積回路チップを実装
するリードフレーム構体に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame and a method of manufacturing the same, and more particularly, to a lead frame structure for mounting a semiconductor integrated circuit chip.

【0002】[0002]

【従来の技術】高出力型半導体集積回路の分野では、高
いパワーを用いるために、電流供給のためのリードはワ
イヤとの接続部におけるインダクタンスの増大を防ぐた
めに、ボンディングワイヤに代えてパワープレートを介
してチップのボンディングパッドに接続するという方法
が取られることが多い。また、高集積化に従い、リード
の本数を低減する目的から、複数のパッドから接地ライ
ンに落とすような場合、接地用のプレートを設けこれに
すべて接続するという方法が有力となってきている。
2. Description of the Related Art In the field of high-output type semiconductor integrated circuits, in order to use high power, a lead for current supply uses a power plate instead of a bonding wire in order to prevent an increase in inductance at a connection portion with a wire. In many cases, a method of connecting to a bonding pad of a chip through a chip is used. In addition, in order to reduce the number of leads in accordance with high integration, when a plurality of pads are dropped on a ground line, a method of providing a ground plate and connecting all of them to the ground line has become effective.

【0003】さらにまた、発熱量も大きいため、ダイパ
ッドに代えて放熱性の良好な金属板からなる大きな放熱
板を必要とする傾向にある。
[0003] Further, since the calorific value is large, a large heat radiating plate made of a metal plate having good heat radiating properties tends to be required instead of the die pad.

【0004】このようなパワーデバイスでは、一例を第
4図に示すように、通常、接地用のグランドプレート1
2とパワープレート14とがリードフレーム本体15に
対して各々所定の部位に設けられた舌片を介して溶接に
より電気的に接続されリードフレーム構体を構成してい
る。ここで13は相互の電気的絶縁のために介在せしめ
られる絶縁膜である。
In such a power device, as shown in FIG. 4, one example is a ground plate 1 for grounding.
The power plate 2 and the power plate 14 are electrically connected to the lead frame main body 15 by welding via tongues provided at predetermined positions, respectively, to form a lead frame structure. Here, reference numeral 13 denotes an insulating film interposed for mutual electrical insulation.

【0005】このため、舌片の折り曲げ精度や、溶接位
置精度の影響により各構成体に歪みを生じたり、また溶
接箇所がはがれたりすることがあった。
[0005] For this reason, there is a case where each component is distorted due to the influence of the bending accuracy of the tongue piece and the accuracy of the welding position, and the welding portion is peeled off.

【0006】また、これらグランドプレート12、パワ
ープレート14、リードフレーム本体15の素材として
は、通常銅もしくは銅合金が用いられており、銅同志で
は電気抵抗が低いため、電気溶接を用いる場合には溶接
自体が困難であるのみならず溶接強度も弱く確実な溶接
が困難であるという問題があった。
The ground plate 12, the power plate 14, and the lead frame body 15 are usually made of copper or a copper alloy, and copper has a low electric resistance. There is a problem that not only the welding itself is difficult, but also the welding strength is weak, so that reliable welding is difficult.

【0007】さらにまた、溶接による接合を行おうとす
ると、高価な溶接設備が必要となり、これにより生産コ
ストが高くなるという問題があった。
[0007] Furthermore, if welding is to be performed, expensive welding equipment is required, which raises the problem of increasing production costs.

【0008】[0008]

【発明が解決しようとする課題】このように、従来のパ
ワーデバイスでは、接地用のグランドプレートやパワー
プレート等とリードフレーム本体との接続が、各々所定
の部位に設けられた舌片を介して溶接によりなされてい
るため、溶接強度も弱く確実な溶接が困難であり、また
接続不良や変形を生じ易く、これがデバイスとしての信
頼性低下の原因となっていた。
As described above, in the conventional power device, the connection between the grounding ground plate, the power plate, and the like and the lead frame main body is established through the tongue pieces provided at predetermined portions. Since welding is performed, welding strength is weak and reliable welding is difficult, and connection failure and deformation are apt to occur, which has caused a decrease in reliability as a device.

【0009】本発明は、前記実情に鑑みてなされたもの
で、グランドプレートやパワープレート等の導電性プレ
ートとリードフレーム本体との接続が確実で信頼性の高
いリードフレームを提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to provide a highly reliable lead frame in which a conductive plate such as a ground plate or a power plate is securely connected to a lead frame body. I do.

【0010】[0010]

【課題を解決するための手段】そこで、本発明のリード
フレームでは、複数のリードを配列してなるリードフレ
ーム本体に絶縁層を介して少なくとも1つの導電性プレ
ートを積層して固着するとともに、この導電性プレート
とリードフレーム本体の少なくとも1つのリードとを金
属めっきで形成されたバンプを介して接合することによ
って電気接続を達成している。望ましくは導電性プレー
トとリードフレーム本体のうちバンプを形成しない側に
もバンプに接合する領域にはバンプと同一金属からなる
金属めっきを形成しておく。
Therefore, in the lead frame of the present invention, at least one conductive plate is laminated and fixed to a lead frame main body in which a plurality of leads are arranged via an insulating layer. Electrical connection is achieved by joining the conductive plate and at least one lead of the lead frame body via a bump formed by metal plating. Desirably, metal plating made of the same metal as the bumps is formed in a region where the bumps are not formed on the conductive plate and the side of the lead frame body where the bumps are not formed.

【0011】また望ましくは、この導電性プレートおよ
びリードフレーム本体に形成される貴金属めっきは金め
っきとする。
Preferably, the noble metal plating formed on the conductive plate and the lead frame body is gold plating.

【0012】また本発明のリードフレームの製造方法で
は、導電性プレートおよびリードフレーム本体のリード
の対応する領域のいずれか一方にバンプを形成しこれら
導電性プレートおよびリードフレーム本体をバンプを介
して熱圧着させ、前記導電性プレートを、前記リードフ
レーム本体の少なくとも1つのリードに接続するよう
に、前記リードフレーム本体上に積層するようにしてい
る。
In the method for manufacturing a lead frame according to the present invention, a bump is formed on one of the conductive plate and the corresponding region of the lead of the lead frame main body, and the conductive plate and the lead frame main body are heated via the bump. Crimping is performed, and the conductive plate is laminated on the lead frame body so as to be connected to at least one lead of the lead frame body.

【0013】望ましくは、バンプのみならずバンプに対
応する領域に同一金属のめっき層を形成しておく。
Preferably, a plating layer of the same metal is formed not only on the bump but also on a region corresponding to the bump.

【0014】[0014]

【作用】上記構成により、導電性プレートおよびリード
フレーム本体の構成金属とはバンプを介して熱圧着によ
り電気接続を達成しているため、接合が容易でかつ極め
て強固で確実な電気的接続が可能となる。
According to the above configuration, since the electrical connection between the conductive plate and the constituent metal of the lead frame main body is achieved by thermocompression bonding via the bumps, it is easy to join, extremely strong and reliable electrical connection is possible. Becomes

【0015】さらにバンプも金属めっき工程によって形
成されるため、工程が簡略化されコストも低減される。
Further, since the bumps are formed by the metal plating step, the steps are simplified and the cost is reduced.

【0016】また、加工性が良好でかつフレキシブルな
低抵抗の銅箔からなる導電性プレートを用い、金めっき
で形成されたバンプを介して接合するようにすれば、微
細でかつ高精度の接続が可能となりまた、第4図に示し
た従来例のリードフレームで用いられていたような舌片
は不要となり、折り曲げ加工の必要がなくなり、ずれが
生じにくい上機械的応力がかからず、また、剥がれや歪
みを生じることもない。
In addition, by using a conductive plate made of a low-resistance copper foil having good workability and flexibility and bonding via bumps formed by gold plating, fine and highly accurate connection can be achieved. In addition, the tongue piece used in the lead frame of the conventional example shown in FIG. 4 is not required, so that the bending process is not required, the displacement does not easily occur, and no mechanical stress is applied. There is no peeling or distortion.

【0017】[0017]

【実施例】以下本発明の実施例について、図面を参照し
つつ詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in detail with reference to the drawings.

【0018】図1は、本発明の第1の実施例の方法で形
成されたパワーデバイスの要部を示す断面図である。
FIG. 1 is a sectional view showing a main part of a power device formed by the method of the first embodiment of the present invention.

【0019】このデバイスは、リードフレームが、銅を
主成分とするリードフレーム本体5の所定の領域に形成
された金のバンプ3Pを介して、グランドプレートとし
ての役割を担う銅板からなる第1の導電板2、およびこ
の上層に積層され、電源ラインに接続され銅板からなる
パワープレートとしての第2の導電板4とに熱圧着さ
れ、これらの間の電気的接続を達成するようにしたこと
を特徴とするものである。 すなわちこのデバイスは、
半導体チップ1を載置すると共にグランドプレートとし
ての役割を担う第1の導電板2と、この上層にポリイミ
ド膜からなる絶縁層11を介して固着され、電源ライン
に接続されるパワープレートとしての第2の導電板4
と、さらにこの上層に同様に絶縁層11を介して固着さ
れ、前記第1の導電板2の半導体チップ搭載部を囲むよ
うに複数のインナーリードを配設してなるリードフレー
ム本体5とから構成され、封止樹脂Pによって封止せし
められてなるものである。
In this device, a lead frame is formed of a copper plate serving as a ground plate via a gold bump 3P formed in a predetermined region of a lead frame main body 5 mainly composed of copper. The conductive plate 2 and a second conductive plate 4 laminated on the upper layer, connected to a power supply line and connected to a power supply line and serving as a power plate made of a copper plate are thermocompressed to achieve an electrical connection therebetween. It is a feature. That is, this device
A first conductive plate 2 on which a semiconductor chip 1 is mounted and which also functions as a ground plate, and a first conductive plate 2 as a power plate fixed to an upper layer via an insulating layer 11 made of a polyimide film and connected to a power supply line. 2 conductive plate 4
And a lead frame main body 5 similarly fixed to the upper layer via an insulating layer 11 and provided with a plurality of inner leads so as to surround the semiconductor chip mounting portion of the first conductive plate 2. It is sealed by a sealing resin P.

【0020】そしてこのリードフレーム本体5の対応す
るインナーリード先端部には金めっき層3および金のバ
ンプ3Pが形成されており、この金バンプ3Pを介し
て、第1または第2の導電板の対応する領域に設けら
れ、金めっき層3の形成された舌片を熱圧着することに
より電気的接続を達成している。さらにまた、各インナ
ーリードは半導体チップ上の各ボンディングパッドとそ
れぞれを接続するようにボンディングワイヤを介して接
続がなされている。
A gold plating layer 3 and a gold bump 3P are formed at the tip of the corresponding inner lead of the lead frame body 5, and the first or second conductive plate is formed via the gold bump 3P. The electrical connection is achieved by thermocompression-bonding the tongue pieces provided in the corresponding areas and having the gold plating layer 3 formed thereon. Furthermore, each inner lead is connected via a bonding wire so as to connect to each bonding pad on the semiconductor chip.

【0021】次に、このデバイスの製造工程について説
明する。
Next, the manufacturing process of this device will be described.

【0022】まず、第2図(a) に示すように、通常のス
タンピング法により、帯状材料を加工し、半導体チップ
載置領域aと対峙するインナ−リ−ド6、アウターリー
ド7、タイバー8などを含む通常のリードフレ−ムの形
状に成型する。9はサイドバーである。次いで、コイニ
ング処理を行い、インナ−リ−ド先端部の平坦幅を確保
したのち、先端部に金めっきを行い、続いてインナーリ
ード6の所定の領域にさらに金めっきを行いバンプ3P
を形成する。Mは金めっき領域を示す。このとき必要に
応じて、インナ−リ−ド先端部のボンディングエリアを
避けるように絶縁性テープを貼着し、固定するようにし
てもよい。
First, as shown in FIG. 2 (a), a strip material is processed by a normal stamping method, and an inner lead 6, an outer lead 7, and a tie bar 8 facing the semiconductor chip mounting area a. It is molded into a normal lead frame shape including the above. 9 is a sidebar. Next, a coining process is performed to secure a flat width at the tip of the inner lead. Then, the tip is plated with gold, and then a predetermined area of the inner lead 6 is further plated with gold to form a bump 3P.
To form M indicates a gold plating area. At this time, if necessary, an insulating tape may be attached and fixed so as to avoid the bonding area at the tip of the inner lead.

【0023】一方、第2図(b) および第2図(c) に示す
ように、また通常のスタンピング法により、放熱性の良
好な銅板を加工し、グランドプレートとしての役割を行
う第1の導電板2と、電源ラインに接続されるパワープ
レートとしての第2の導電板4とを形成する。これらの
第1および第2の導電板2,4に対しては、舌片4Tを
有するように打ち抜きを行った後、この舌片の表面に金
めっき層3を形成し、接合領域を除く表面を絶縁性のポ
リイミド膜11で被覆する。
On the other hand, as shown in FIG. 2 (b) and FIG. 2 (c), a copper plate having good heat dissipation is processed by a normal stamping method, and a first plate serving as a ground plate is formed. A conductive plate 2 and a second conductive plate 4 as a power plate connected to a power supply line are formed. After punching the first and second conductive plates 2 and 4 so as to have a tongue 4T, a gold plating layer 3 is formed on the surface of the tongue, and the surface excluding the joining area is formed. Is covered with an insulating polyimide film 11.

【0024】そして、第2図(d) に示すように、第1の
導電板2の中央部に半導体チップ1を接着剤を介して固
着すると共に、第1の導電板、第2の導電板、リードフ
レーム本体5を順次積層し、前記第1および第2の導電
板の舌片を、リードフレーム本体5のインナーリードの
金バンプ3Pに熱圧着することにより電気的に接続す
る。熱圧着の温度は400〜600℃とする。
Then, as shown in FIG. 2 (d), the semiconductor chip 1 is fixed to the center of the first conductive plate 2 with an adhesive, and the first conductive plate and the second conductive plate are fixed. Then, the lead frame main bodies 5 are sequentially laminated, and the tongue pieces of the first and second conductive plates are electrically connected to the gold bumps 3P of the inner leads of the lead frame main body 5 by thermocompression bonding. The temperature of the thermocompression bonding is 400 to 600 ° C.

【0025】この後、ワイヤボンディングを行い、樹脂
封止を行って、第1図に示したようなデバイスが完成す
る。
Thereafter, wire bonding and resin sealing are performed to complete the device as shown in FIG.

【0026】このようにして形成されたデバイスは、リ
ードと導電性プレートとがリードにめっきによって形成
された金バンプ3Pを介して溶接され溶接作業が容易で
あり、剥がれもなく、低コストで高精度の接続を確実に
行うことが可能となる。
In the device thus formed, the lead and the conductive plate are welded via the gold bump 3P formed on the lead by plating, so that the welding operation is easy, there is no peeling, the cost is low and the cost is high. Accurate connection can be performed reliably.

【0027】なお前記実施例では、接合領域のインナー
リードに金バンプを形成するようにしたが、導電板側に
バンプを形成しても良くまた、Niめっきに限定される
ことなくAgめっき層、Pdめっき層、Snめっき層な
ど他の金属めっき層を用いてもよい。またバンプの形成
はめっき法に限定されることなく、接着法などを用いて
もよい。
In the above embodiment, the gold bumps are formed on the inner leads in the bonding region. However, bumps may be formed on the conductive plate side. Other metal plating layers such as a Pd plating layer and a Sn plating layer may be used. The formation of the bump is not limited to the plating method, but may be an adhesion method or the like.

【0028】また前記実施例では、パワープレートや接
地プレートは、一枚の導電性の板状体で構成したが、フ
ィルムキャリア等の絶縁性基板上に所望のパターンを形
成することによって行っても良い。このとき信号線およ
びグランド線のパターンは、スパッタリングおよび電解
めっきによって形成された銅薄膜をフォトリソ法により
パターニングして形成する方法、樹脂フィルム表面に表
面処理を行った後、薄い銅箔を直接圧着したり、接着剤
を介して固着したりして銅薄膜を形成した後パターニン
グしたりまた、薄い銅箔の表面にポリイミド樹脂等の絶
縁性樹脂を塗布しこれを硬化することによって銅薄膜を
形成した後、同様にフォトリソ法によりパターニングす
るなどの方法をとることも可能である。
In the above embodiment, the power plate and the ground plate are formed of a single conductive plate, but may be formed by forming a desired pattern on an insulating substrate such as a film carrier. good. At this time, the pattern of the signal line and the ground line is formed by patterning a copper thin film formed by sputtering and electrolytic plating by a photolithography method, after performing a surface treatment on the resin film surface, and directly pressing a thin copper foil. A copper thin film was formed by forming a copper thin film by fixing it via an adhesive or by patterning it, or by applying an insulating resin such as a polyimide resin on the surface of a thin copper foil and curing it. Thereafter, a method of patterning by a photolithography method or the like can be similarly employed.

【0029】実施例2 次に本発明の第2の実施例として、グランドプレートお
よび電源プレートを銅箔で構成したものについて説明す
る。
Embodiment 2 Next, a second embodiment of the present invention will be described in which the ground plate and the power supply plate are made of copper foil.

【0030】このリードフレームは、第1および第2の
導電板が銅箔で構成されており、これらとの接合領域の
リードフレーム本体に金バンプ層3Pが形成されている
ことを特徴とするものである。
This lead frame is characterized in that the first and second conductive plates are made of copper foil, and a gold bump layer 3P is formed on the lead frame main body in a region where the first and second conductive plates are joined. It is.

【0031】すなわち第3図に示すように、半導体チッ
プ1を載置すると共にグランドプレートとしての役割を
担う厚さ0.02〜0.1μm 程度の銅箔からなる第1
の導電板22と、この上層に絶縁層11を介して積層さ
れ、電源ラインに接続されるパワープレートとしての厚
さ0.02〜0.1μm 程度の銅箔からなる第2の導電
板24と、さらにこの上層に絶縁層11を介して積層さ
れ、前記第1の導電板2の半導体チップ搭載部を囲むよ
うに複数のインナーリードを配設してなるリードフレー
ム本体5とから構成されている。
That is, as shown in FIG. 3, a first chip made of a copper foil having a thickness of about 0.02 to 0.1 μm, on which the semiconductor chip 1 is mounted and serves as a ground plate.
And a second conductive plate 24 made of a copper foil having a thickness of about 0.02 to 0.1 μm as a power plate connected to a power supply line and laminated on the conductive layer 22 with the insulating layer 11 interposed therebetween. And a lead frame main body 5 having a plurality of inner leads arranged so as to surround the semiconductor chip mounting portion of the first conductive plate 2 and laminated on the upper layer with an insulating layer 11 interposed therebetween. .

【0032】他部については前記実施例1と同様に形成
されている。
The other parts are formed in the same manner as in the first embodiment.

【0033】このようにして形成されたデバイスは、実
施例1の効果に加えて、導電性プレートが可撓性の銅箔
にポリイミドフィルムを貼着して形成されているため、
歪みや剥がれを生じたりすること無く良好にリードとの
接続を達成する事ができるうえ、低抵抗であるため、イ
ンダクタンスの低減をはかることができる。
In the device thus formed, in addition to the effects of the first embodiment, since the conductive plate is formed by attaching a polyimide film to a flexible copper foil,
The connection with the lead can be satisfactorily achieved without causing distortion or peeling, and the inductance can be reduced because of low resistance.

【0034】なお前記実施例2では、パワープレートや
接地プレートは、ポリイミドフィルムに銅箔を貼着して
打ち抜きを行うことによって形成したが、フィルムキャ
リア等の絶縁性基板上に銅箔を貼着したのちエッチング
によって選択的に銅箔を除去し所望のパターンを形成す
るようにしても良い。また、インナーリードとの接合領
域にのみ厚くなるように銅箔を形成しておき、この上層
に金等の貴金属めっきを行うようにしてバンプを形成し
ても良い。この場合はリードフレーム本体のバンプは不
要となる。
In the second embodiment, the power plate and the grounding plate are formed by attaching a copper foil to a polyimide film and performing punching. However, the copper foil is attached to an insulating substrate such as a film carrier. After that, the copper foil may be selectively removed by etching to form a desired pattern. Further, a bump may be formed by forming a copper foil so as to be thick only in a bonding region with the inner lead, and plating a noble metal such as gold on the upper layer. In this case, bumps on the lead frame body are not required.

【0035】[0035]

【発明の効果】以上説明してきたように、本発明によれ
ば、複数のインナーリードを配列してなるリードフレー
ム本体上に絶縁層を介して少なくとも1つの導電性プレ
ートを積層し電気的接続を行うに際し、導電性プレート
およびリードフレーム本体の対応する領域に貴金属めっ
き層を形成するとともにいずれかの側にバンプを形成し
このバンプを介して熱圧着を行うようにしているため、
接合が容易でかつ極めて強固で確実な電気的接続が可能
となり、低コストで信頼性の高いリードフレームを得る
ことができる。
As described above, according to the present invention, at least one conductive plate is laminated on a lead frame main body having a plurality of inner leads arranged thereon via an insulating layer to establish electrical connection. In doing so, the noble metal plating layer is formed in the corresponding area of the conductive plate and the lead frame body, and a bump is formed on either side, and thermocompression bonding is performed through this bump,
Bonding is easy, extremely strong and reliable electrical connection is possible, and a low-cost and highly reliable lead frame can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例の方法で形成されたリー
ドフレームを用いた半導体装置を示す図
FIG. 1 is a view showing a semiconductor device using a lead frame formed by a method according to a first embodiment of the present invention;

【図2】同半導体装置の製造工程図FIG. 2 is a manufacturing process diagram of the semiconductor device.

【図3】本発明の第2の実施例の方法で形成されたリー
ドフレームを用いた半導体装置を示す図
FIG. 3 is a diagram showing a semiconductor device using a lead frame formed by a method according to a second embodiment of the present invention;

【図4】従来例の半導体装置を示す図である。FIG. 4 is a diagram showing a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 半導体チップ 2 第1の導電板 3P バンプ 3 金めっき層 4 第2の導電板 5 リードフレーム本体 P 封止樹脂 a 半導体チップ載置領域 6 インナ−リ−ド 7 アウターリード 8 タイバー 9 サイドバー T 舌片 11 ポリイミド膜。 Reference Signs List 1 semiconductor chip 2 first conductive plate 3P bump 3 gold plating layer 4 second conductive plate 5 lead frame main body P sealing resin a semiconductor chip mounting area 6 inner lead 7 outer lead 8 tie bar 9 side bar T Tongue piece 11 Polyimide film.

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 導電性プレートと、 前記導電性プレート上に絶縁層を介して積層され、半導
体チップの周縁に先端がくるように、複数のリ−ドを表
面に配設したリードフレーム本体とを具備したリードフ
レームにおいて、 前記導電性プレートとリードフレーム本体のリードの対
応する少なくとも1つの領域が金属めっきによって形成
されたバンプを介して接合されていることを特徴とする
リードフレーム。
A conductive plate; and a lead frame body laminated on the conductive plate via an insulating layer and having a plurality of leads disposed on a surface of the semiconductor chip such that a tip of the lead frame comes to a periphery of a semiconductor chip. The lead frame according to claim 1, wherein at least one corresponding region between the conductive plate and the lead of the lead frame main body is joined via a bump formed by metal plating.
【請求項2】 導電性プレートを形成する導電性プレー
ト形成工程と、 前記導電性プレート上に絶縁層を介して積層され、半導
体チップの周縁に先端がくるように、複数のリ−ドを表
面に配設したリードフレーム本体を形成するリードフレ
ーム本体形成工程と、 前記導電性プレートおよびリードフレーム本体のリード
の対応する領域のいずれか一方に金属めっき法によりバ
ンプを形成するめっき工程と、 前記導電性プレートおよび前記リードフレーム本体を前
記バンプを介して熱圧着させ、前記導電性プレートを、
前記リードフレーム本体の少なくとも1つのリードに接
続するように、前記リードフレーム本体上に積層する組
み立て工程とを含むことを特徴とするリードフレームの
製造方法。
A conductive plate forming step of forming a conductive plate; and a step of forming a plurality of leads on a surface of the semiconductor chip so that the plurality of leads are stacked on the conductive plate via an insulating layer so that a tip of the lead comes to a periphery of a semiconductor chip. A lead frame main body forming step of forming a lead frame main body disposed in the conductive plate and a plating step of forming a bump by a metal plating method on one of the conductive plate and a corresponding region of a lead of the lead frame main body; The conductive plate and the lead frame body are thermocompression bonded via the bumps, and the conductive plate is
Assembling the lead frame main body so as to connect to at least one lead of the lead frame main body.
【請求項3】 前記バンプおよび前記導電性プレートお
よびリードフレーム本体のリードの対応する領域を覆う
貴金属めっき層は、金めっき層であることを特徴とする
請求項2記載のリードフレームの製造方法。
3. The method for manufacturing a lead frame according to claim 2, wherein the noble metal plating layer covering the bump, the conductive plate, and the area corresponding to the lead of the lead frame body is a gold plating layer.
【請求項4】 前記めっき工程は、バンプの形成ととも
に両方の前記対応する領域に前記バンプと同一金属のめ
っき層を形成する工程であることを特徴とする請求項2
記載のリードフレームの製造方法。
4. The method according to claim 2, wherein the plating step is a step of forming a plating layer of the same metal as the bumps on both corresponding regions together with the formation of the bumps.
The method for manufacturing the lead frame described in the above.
JP28809091A 1991-11-01 1991-11-01 Lead frame and manufacturing method thereof Expired - Fee Related JP2879629B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28809091A JP2879629B2 (en) 1991-11-01 1991-11-01 Lead frame and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28809091A JP2879629B2 (en) 1991-11-01 1991-11-01 Lead frame and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH05129514A JPH05129514A (en) 1993-05-25
JP2879629B2 true JP2879629B2 (en) 1999-04-05

Family

ID=17725663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28809091A Expired - Fee Related JP2879629B2 (en) 1991-11-01 1991-11-01 Lead frame and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2879629B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5340771A (en) * 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
US5629559A (en) * 1993-04-06 1997-05-13 Tokuyama Corporation Package for semiconductor device
KR970010678B1 (en) * 1994-03-30 1997-06-30 엘지반도체 주식회사 Lead frame and the package thereof

Also Published As

Publication number Publication date
JPH05129514A (en) 1993-05-25

Similar Documents

Publication Publication Date Title
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
JP3838331B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JPH0448767A (en) Resin-sealed semiconductor device
JPH06302653A (en) Semiconductor device
JP2879629B2 (en) Lead frame and manufacturing method thereof
JPH04127564A (en) Manufacture of lead frame
JP2740977B2 (en) Semiconductor device
JP3147189B2 (en) Lead frame and manufacturing method thereof
JP3549316B2 (en) Wiring board
CN101866889A (en) Substrate-free chip packaging and manufacturing method thereof
JP2010050288A (en) Resin-sealed semiconductor device and method of manufacturing the same
JPH0831879A (en) Semiconductor device, tab tape and production thereof
JP3456576B2 (en) Semiconductor device and manufacturing method thereof
JP3627949B2 (en) Semiconductor device and manufacturing method thereof
JPH0878599A (en) Integrated circuit package and manufacture thereof
JPH08264706A (en) Semiconductor device and manufacture thereof
JP3251810B2 (en) Mounting method of integrated circuit device
JP2669286B2 (en) Composite lead frame
JP3028153B2 (en) Lead frame manufacturing method
JP2570968B2 (en) Lead frame for semiconductor device
JP3434918B2 (en) Semiconductor device
JPH09270435A (en) Manufacture of semiconductor device
JP3508683B2 (en) Semiconductor device and manufacturing method thereof
JPH07249708A (en) Semiconductor device and its mounting structure
JPH06326227A (en) Structure of multilayer lead frame and manufacture thereof

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees