JP2601015B2 - Plating equipment - Google Patents
Plating equipmentInfo
- Publication number
- JP2601015B2 JP2601015B2 JP2307578A JP30757890A JP2601015B2 JP 2601015 B2 JP2601015 B2 JP 2601015B2 JP 2307578 A JP2307578 A JP 2307578A JP 30757890 A JP30757890 A JP 30757890A JP 2601015 B2 JP2601015 B2 JP 2601015B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead
- solder
- cathode
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3473—Plating of solder
Description
【発明の詳細な説明】 「産業上の利用分野」 本発明は基板実装に必要な半田を実装に必要な量だけ
予め半導体装置のリードに保有させるメッキ装置に関す
る。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plating apparatus for preliminarily holding solder necessary for mounting on a substrate in a lead of a semiconductor device in an amount required for mounting.
「従来の技術」 半導体装置のプリント基板への実装技術の一つとして
TAB（Tape Automated Bonding）技術がある。以下、こ
のTAB技術について説明する。"Conventional technology" As one of the technologies for mounting semiconductor devices on printed circuit boards
There is TAB (Tape Automated Bonding) technology. Hereinafter, this TAB technology will be described.
まず、第５図に示すように、両縁にパーフォレーショ
ン２が所定間隔で穿設されたポリイミドやポリエステル
等の100μｍ程度の極めて薄いテープ・フィルム１上に
インナリード・ウインドウ1aおよびアウタリード・ウイ
ンドウ1bをパンチングした後、第５図に示すように、テ
ープ・フィルム１上に銅箔３を接着剤を用いて貼付す
る。First, as shown in FIG. 5, an inner lead window 1a and an outer lead window 1b are formed on a very thin tape film 1 of about 100 μm such as polyimide or polyester having perforations 2 perforated on both edges at predetermined intervals. After punching, as shown in FIG. 5, a copper foil 3 is stuck on the tape film 1 using an adhesive.
次に、第５図に示すように、銅箔３をエッチングして
リードパターン４を形成した後、第５図に示すように、
リードパターン４上に、その成分構成比が100％Sn、あ
るいは80％Sn−20％Pbの半田を０〜15μｍの範囲の膜厚
でメッキして、半田層５を形成する。Next, as shown in FIG. 5, after etching the copper foil 3 to form a lead pattern 4, as shown in FIG.
A solder having a composition ratio of 100% Sn or 80% Sn-20% Pb is plated on the lead pattern 4 to a thickness of 0 to 15 μm to form a solder layer 5.
そして、第５図に示すように、入出力パッド上に予め
金属突起（バンプ）が形成された半導体素子６を半田層
５が形成されたリードパターン４のインナリード4a上に
直接ボンディングした後、第５図に示すように、半導体
素子６およびインナリード4aを樹脂によってモールドし
てモールドレジン部７を成形する。Then, as shown in FIG. 5, after the semiconductor element 6 having the metal protrusions (bumps) formed on the input / output pads in advance is directly bonded onto the inner leads 4a of the lead pattern 4 on which the solder layer 5 is formed. As shown in FIG. 5, the semiconductor element 6 and the inner leads 4a are molded with resin to form a molded resin portion 7.
以上説明した工程を経ることにより、半導体装置８が
組み立てられる。尚、第５図に示したリードパターン４
への半田層５の形成は、半導体素子６のバンプとリード
パターン４との接続を良好にするためと、この半導体装
置８のプリント基板への実装時の半田のぬれ性を向上さ
せるために行われる。Through the steps described above, the semiconductor device 8 is assembled. The lead pattern 4 shown in FIG.
The solder layer 5 is formed to improve the connection between the bumps of the semiconductor element 6 and the lead pattern 4 and to improve the wettability of the solder when the semiconductor device 8 is mounted on a printed circuit board. Will be
次に、第６図に示す半導体装置８をプリント基板に実
装する工程について説明する。Next, a step of mounting the semiconductor device 8 shown in FIG. 6 on a printed circuit board will be described.
まず、第６図に示すように、半導体装置８のアウタリ
ード4bに沿ってリードパターン４をパンチングによって
切断した後、第６図に示すように、アウタリード4bを実
装すべき形にフォーミングする。First, as shown in FIG. 6, the lead pattern 4 is cut by punching along the outer leads 4b of the semiconductor device 8, and then, as shown in FIG. 6, the outer leads 4b are formed into a form to be mounted.
そして、第７図に示すように、第６図に示す半導体装
置８を、プリント基板９上に形成され、半田がプリコー
トされたパターン10上に載置した後、第７図に示すよう
に、加熱ヘッド11によってアウタリード4bを熱圧着して
アウタリード4bとパターン10とを接続する。Then, as shown in FIG. 7, after mounting the semiconductor device 8 shown in FIG. 6 on a pattern 10 formed on a printed circuit board 9 and pre-coated with solder, as shown in FIG. The outer leads 4b are thermocompressed by the heating head 11 to connect the outer leads 4b to the pattern 10.
「発明が解決しようとする課題」 ところで、上述したTAB技術によって作製された半導
体装置８をプリント基板９上に実装する場合、従来の半
田のメッキ量であると、半導体装置８のアウタリード4b
のサイズやプリント基板９側のパターン10のパッドのサ
イズに関連して半田量が不足する場合がある。[Problem to be Solved by the Invention] By the way, when the semiconductor device 8 manufactured by the above-described TAB technology is mounted on a printed circuit board 9, the conventional solder plating amount is considered as the outer lead 4b of the semiconductor device 8.
The amount of solder may be insufficient in relation to the size of the pattern and the size of the pad of the pattern 10 on the printed circuit board 9 side.
これにより、基板実装時の半導体装置８とパターン10
との接合部の機械的強度が不足したり、アウタリード4b
がパターン10から剥離しやすいという欠点があった。As a result, the semiconductor device 8 and the pattern
The mechanical strength of the joint with the outer lead 4b
However, there was a drawback that it was easy to peel off from the pattern 10.
また、第５図に示すように、その成分構成比が100％S
n、あるいは、80％Sn−20％Pbの半田をリードパターン
４にメッキする場合、ウィスカ（リードパターン４間の
ブリッジ）が発生する虞れがある。In addition, as shown in FIG.
When the lead pattern 4 is plated with n or 80% Sn-20% Pb solder, whiskers (bridges between the lead patterns 4) may be generated.
これにより、電気的信頼性が低下すると共に、基板実
装時の半導体装置８とパターン10との接合部の機械的強
度が不足する場合がある。As a result, the electrical reliability may be reduced, and the mechanical strength of the joint between the semiconductor device 8 and the pattern 10 when mounted on the substrate may be insufficient.
以上説明したことにより、従来の半田メッキのみで
は、基板実装時の機械的強度および電気的信頼性が不十
分なため、TAB技術によって作製した半導体装置８をプ
リント基板９に実装するには、上述したように、プリン
ト基板９上に形成されたパターン10に半田をプリコート
しておく必要があった。As described above, the conventional solder plating alone is insufficient in mechanical strength and electrical reliability at the time of mounting the board. Therefore, when mounting the semiconductor device 8 manufactured by the TAB technique on the printed board 9, As described above, it is necessary to pre-coat the pattern 10 formed on the printed circuit board 9 with solder.
従って、作業工程が増加して作業性が悪いという欠点
があった。Accordingly, there is a disadvantage that the number of working steps increases and the workability is poor.
本発明は上述した事情に鑑みてなされたもので、基板
実装時の機械的強度および電気的信頼性が十分で、か
つ、基板実装の作業性が向上する半導体装置のメッキ装
置を提供することを目的としている。The present invention has been made in view of the above-described circumstances, and provides a plating apparatus for a semiconductor device that has sufficient mechanical strength and electrical reliability when mounted on a substrate, and improves workability of mounting the substrate. The purpose is.
「課題を解決するための手段」 請求項１記載の発明によるメッキ装置は、フィルム上
に搭載された半導体素子から周囲に延出するリードに当
接する陰極と、該リードに対向する位置に配設された陽
極と、少なくとも、前記リードの前記陰極当接面の裏面
近傍を支持する絶縁材料製の下受部材とを具備し、半田
メッキ液中で前記リードに半田メッキすることを特徴と
している。[Means for Solving the Problems] The plating apparatus according to the first aspect of the present invention is provided with a cathode abutting on a lead extending from the semiconductor element mounted on the film to the periphery and a position facing the lead. And a support member made of an insulating material that supports at least the vicinity of the back surface of the lead contact surface of the lead, and the lead is solder-plated in a solder plating solution.
「作用」 請求項１記載の発明によれば、陰極と陽極との間に所
定の電圧を印加すると、半田メッキ液中でリードに所望
膜厚の半田がメッキされる。According to the first aspect of the present invention, when a predetermined voltage is applied between the cathode and the anode, the lead is plated with a desired thickness of the solder in the solder plating solution.
「実施例」 以下、図面を参照して本発明の一実施例について説明
する。第２図は上述した従来のTAB技術によって作製さ
れた後（第５図参照）、テープ・フィルム１と共に打ち
抜きフォーミング加工された半導体装置８の外観斜視
図、第３図は同正断面図であり、これらの図において、
第５図〜第７図の各部に対応する部分には同一の符号を
付け、その説明を省略する。第２図および第３図におい
て、1cは打ち抜かれたテープ・フィルム、4cはアウタリ
ード4bの先端に一体に形成されたプローブパッドであ
る。尚、第２図および第３図に示す半導体装置８が本発
明のメッキの対象となる。Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 2 is an external perspective view of a semiconductor device 8 manufactured by the above-described conventional TAB technique (see FIG. 5) and punched and formed together with the tape film 1, and FIG. 3 is a front sectional view of the same. , In these figures,
5 to 7 are denoted by the same reference numerals, and the description thereof will be omitted. In FIGS. 2 and 3, reference numeral 1c denotes a punched tape film, and reference numeral 4c denotes a probe pad formed integrally with the tip of the outer lead 4b. It should be noted that the semiconductor device 8 shown in FIGS. 2 and 3 is an object of plating according to the present invention.
次に第１図に本発明の第１の実施例によるメッキ装置
と半導体装置の構成を示す正断面図を示す。この図にお
いて、第２図の各部に対応する部分には同一の符号を付
け、その説明を省略する。第１図において、12は半導体
装置８が搭載されたテープ・フィルム１および1cを支持
する支持台、13はすべてのアウタリード4bのプローブパ
ッド4cに加圧導電性ゴム14を介して当接し、プローブパ
ッド4cに給電するチタン材等の陰極であり、支持台12と
陰極13とによってプローブパッド4cおよびその下方のテ
ープ・フィルム1cが挟持されるようになっている。15は
アウタリード4bに対向する位置に配設された陽極であ
る。Next, FIG. 1 is a front sectional view showing a configuration of a plating apparatus and a semiconductor device according to a first embodiment of the present invention. In this figure, parts corresponding to the respective parts in FIG. 2 are denoted by the same reference numerals, and description thereof will be omitted. In FIG. 1, reference numeral 12 denotes a support for supporting the tape films 1 and 1c on which the semiconductor device 8 is mounted, and reference numeral 13 denotes a probe which abuts on the probe pads 4c of all the outer leads 4b via the pressurized conductive rubber 14. It is a cathode made of titanium or the like that supplies power to the pad 4c, and the probe pad 4c and the tape film 1c thereunder are sandwiched between the support 12 and the cathode 13. Reference numeral 15 denotes an anode disposed at a position facing the outer lead 4b.
また、16および17はそれぞれPEEK材等の絶縁材による
上押型および下受台であり、これらの上押型16と下受台
17とによってアウタリード4bの基部およびその下方のテ
ープ・フィルム１が挟持されるようになっている。ま
た、下受台17は、その断面積が下部へ向う程小さくなる
ように、側部にテーパが形成されている。Reference numerals 16 and 17 denote an upper press die and a lower pedestal made of insulating material such as PEEK material, respectively.
17, the base of the outer lead 4b and the tape film 1 thereunder are sandwiched. The lower support 17 is tapered on the side so that its cross-sectional area becomes smaller as it goes downward.
このような構成において、半導体装置８のアウタリー
ド4bに厚膜半田層を形成するには、まず、打ち抜きフォ
ーミング加工が終了した半導体装置８を下受台17に載置
する。In such a configuration, in order to form a thick-film solder layer on the outer leads 4b of the semiconductor device 8, first, the semiconductor device 8 that has been subjected to the punching forming process is placed on the lower support 17.
これにより、半導体装置８のアウタリード4bの基部の
下方のテープ・フィルム１が下受台17によって下から支
えられると共に、プローブパッド4cの下方のテープ・フ
ィルム1cが支持台12によって下から支えられる。As a result, the tape film 1 below the base of the outer lead 4b of the semiconductor device 8 is supported from below by the lower support 17, and the tape film 1c below the probe pad 4c is supported from below by the support 12.
次に、上押型16を半導体装置８の上方から押圧し、上
押型16と下受台17にとよってアウタリード4bの基部およ
びその下方のテープ・フィルム１を挟持すると共に、陰
極13をプローブパッド4cの上方から押圧し、陰極13と支
持台12とによって加圧導電性ゴム14、アウタリード4bの
基部およびその下方のテープ・フィルム１を挟持する。Next, the upper pressing die 16 is pressed from above the semiconductor device 8, the base of the outer lead 4 b and the tape film 1 thereunder are clamped by the upper pressing die 16 and the lower receiving stand 17, and the cathode 13 is connected to the probe pad 4 c. From above, the cathode 13 and the support 12 sandwich the pressurized conductive rubber 14, the base of the outer lead 4b, and the tape film 1 thereunder.
そして、陰極13と陽極15との間に所定の電圧を印加し
ながら、メッキ液18を図中矢印で示すように、下方から
上方に向けて吹き上げる。これにより、メッキ液18は、
下方から下受台17のテーパ部に沿って上方に向かい、ア
ウタリード4bの下面に達する。Then, while applying a predetermined voltage between the cathode 13 and the anode 15, the plating solution 18 is blown up from below as indicated by an arrow in the drawing. As a result, the plating solution 18
From below, it goes upward along the tapered portion of the lower support 17 and reaches the lower surface of the outer lead 4b.
以上の過程を経ることにより、半導体装置８のアウタ
リード4bに厚膜半田層19が形成される。Through the above steps, the thick solder layer 19 is formed on the outer leads 4b of the semiconductor device 8.
次に、本発明の第２の実施例について説明する。第４
図は本発明の第２の実施例によるメッキ装置と半導体装
置の構成を示す正断面図であり、この図において、第１
図の各部に対応する部分には同一の符号を付け、その説
明を省略する。第４図においては、第１図の陰極13、加
圧導電性ゴム14および上押型16に代えて、略直方体状を
なすと共に、上部が絶縁材によるカバー21によって覆わ
れ、下部が半導体装置８のモールドレジン部７に対応し
た形状の凹部が形成された陰極20と加圧導電性ゴム22と
が新たに設けられている。そして、陰極20と下受台17と
によって加圧導電性ゴム22、アウタリード4bの基部およ
びその下方のテープ・フィルム１が挟持されるようにな
っている。また、23は保持部材であり、下受台17のテー
パ部と当接するすり鉢状の凹部が形成されている。尚、
この保持部材23は、第１図には図示していないが、同様
に設けられている。また、半導体装置８に厚膜半田層19
を形成する動作については第１の実施例と同様であるの
で、その説明を省略する。Next, a second embodiment of the present invention will be described. 4th
FIG. 4 is a front sectional view showing the configuration of a plating apparatus and a semiconductor device according to a second embodiment of the present invention.
Parts corresponding to the respective parts in the figure are denoted by the same reference numerals, and description thereof will be omitted. In FIG. 4, instead of the cathode 13, the pressurized conductive rubber 14 and the upper pressing die 16 of FIG. 1, it has a substantially rectangular parallelepiped shape, the upper part is covered by a cover 21 made of an insulating material, and the lower part is the semiconductor device 8 A cathode 20 having a concave portion corresponding to the shape of the mold resin portion 7 and a pressurized conductive rubber 22 are newly provided. The cathode 20 and the lower support 17 sandwich the pressurized conductive rubber 22, the base of the outer lead 4b, and the tape film 1 thereunder. Reference numeral 23 denotes a holding member, which is formed with a mortar-shaped concave portion that comes into contact with the tapered portion of the lower support 17. still,
Although not shown in FIG. 1, the holding member 23 is provided similarly. The semiconductor device 8 has a thick solder layer 19.
Are the same as those in the first embodiment, and a description thereof will be omitted.
尚、上述した実施例においては、既に半田層５が形成
されたアウタリード4bにさらに厚膜半田層19を形成した
例を示したが、アウタリード4bに直接厚膜半田層19を形
成するようにしてもよい。In the above-described embodiment, the example in which the thick-film solder layer 19 is further formed on the outer lead 4b on which the solder layer 5 is already formed is shown, but the thick-film solder layer 19 is formed directly on the outer lead 4b. Is also good.
「発明の効果」 以上説明したように、本発明によれば、TAB技術によ
って作製された半導体装置をプリント基板に実装する時
に、新たに半田を付加する必要がないため、実装工数の
軽減が行われ、作業能率が向上するという効果がある。[Effects of the Invention] As described above, according to the present invention, when a semiconductor device manufactured by TAB technology is mounted on a printed circuit board, it is not necessary to newly add solder, so that the number of mounting steps is reduced. This has the effect of improving work efficiency.
また、リードに安定して一定量の半田が確保されてい
るため、実装の信頼性、即ち、機械的強度および電気的
信頼性が向上するという効果がある。Further, since a certain amount of solder is stably secured to the lead, there is an effect that the reliability of mounting, that is, the mechanical strength and the electrical reliability are improved.
第１図は本発明の第１の一実施例によるメッキ装置と半
導体装置の構成を示す正断面図、第２図は従来のTAB技
術によって作製された後、テープ・フィルム１と共に打
ち抜きフォーミング加工された半導体装置８の外観斜視
図、第３図は同正断面図、第４図は本発明の第２の実施
例によるメッキ装置と半導体装置の構成を示す正断面
図、第５図は従来のTAB技術によって半導体装置８を作
製する工程を説明するための図、第６図および第７図は
それぞれ半導体装置８をプリント基板９に実装する工程
を説明するための図である。 1,1c……テープ・フィルム、4b……アウタリード、4c…
…プローブパッド、６……半導体素子、７……モールド
レジン部、８……半導体装置、12……支持台、13,20…
…陰極、14,22……加圧導電性ゴム、15……陽極、16…
…上押型、17……下受台、18……メッキ液、19……厚膜
半田層、21……カバー、23……保持部材。FIG. 1 is a front sectional view showing the configuration of a plating apparatus and a semiconductor device according to a first embodiment of the present invention, and FIG. 2 is formed by punching and forming together with a tape film 1 after being manufactured by a conventional TAB technique. FIG. 3 is a front sectional view of the same, FIG. 4 is a front sectional view showing the configuration of a plating apparatus and a semiconductor device according to a second embodiment of the present invention, and FIG. FIGS. 6 and 7 are diagrams for explaining a process of manufacturing the semiconductor device 8 by the TAB technique, and FIGS. 6 and 7 are diagrams for explaining a process of mounting the semiconductor device 8 on the printed circuit board 9. 1,1c …… Tape film, 4b …… Outer lead, 4c…
... Probe pad, 6 ... Semiconductor element, 7 ... Mold resin part, 8 ... Semiconductor device, 12 ... Support base, 13,20 ...
… Cathode, 14,22 …… Pressure conductive rubber, 15 …… Anode, 16…
... Upper press die, 17... Lower support, 18... Plating solution, 19... Thick film solder layer, 21... Cover, 23.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 太田 篤佳 静岡県浜松市中沢町10番１号 ヤマハ株 式会社内 (56)参考文献 特開 昭62−196840（ＪＰ，Ａ) 特開 昭63−88833（ＪＰ，Ａ) 特開 平４−32572（ＪＰ，Ａ) ────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Atsushi Ota 10-1 Nakazawa-cho, Hamamatsu-shi, Shizuoka Yamaha Corporation (56) References JP-A-62-196840 (JP, A) JP-A-63 -88833 (JP, A) JP-A-4-32572 (JP, A)
Claims (1)
囲に延出するリードに当接する陰極と、 該リードに対向する位置に配設された陽極と、 少なくとも、前記リードの前記陰極当接面の裏面近傍を
支持する絶縁材料製の下受部材と を具備し、半田メッキ液中で前記リードに半田メッキす
ることを特徴とするメッキ装置。1. A cathode in contact with a lead extending from a semiconductor device mounted on a film to the periphery, an anode disposed at a position facing the lead, and at least the cathode contact surface of the lead And a support member made of an insulating material for supporting the vicinity of the rear surface of the lead.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2307578A JP2601015B2 (en) | 1990-11-14 | 1990-11-14 | Plating equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2307578A JP2601015B2 (en) | 1990-11-14 | 1990-11-14 | Plating equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04179247A JPH04179247A (en) | 1992-06-25 |
| JP2601015B2 true JP2601015B2 (en) | 1997-04-16 |
Family
ID=17970764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2307578A Expired - Fee Related JP2601015B2 (en) | 1990-11-14 | 1990-11-14 | Plating equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2601015B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06101492B2 (en) * | 1986-02-24 | 1994-12-12 | 沖電気工業株式会社 | Semiconductor device and manufacturing method thereof |
| JPS6388833A (en) * | 1986-10-02 | 1988-04-19 | Oki Electric Ind Co Ltd | Tape-carrier mounting tape |
-
1990
- 1990-11-14 JP JP2307578A patent/JP2601015B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04179247A (en) | 1992-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3502776B2 (en) | Metal foil with bump, circuit board, and semiconductor device using the same | |
| EP0558325B1 (en) | Raised feature on substrate for flip chip interconnection | |
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| EP1148540A2 (en) | Method and device for attaching a semiconductor chip to a chip carrier | |
| JP2601015B2 (en) | Plating equipment | |
| JPH04127564A (en) | Manufacture of lead frame | |
| JPH0362935A (en) | Mounting method for film carrier type semiconductor device | |
| JP2740977B2 (en) | Semiconductor device | |
| JP3100949B2 (en) | Manufacturing method of wiring board | |
| JPH08139228A (en) | Resin-sealed semiconductor device | |
| JPH0878599A (en) | Integrated circuit package and manufacture thereof | |
| JPH03129745A (en) | Mounting of semiconductor device | |
| JP2001210676A (en) | Semiconductor device and manufacturing method | |
| JPH02252248A (en) | Manufacture of semiconductor device | |
| JP2813683B2 (en) | Substrate for mounting electronic components | |
| JP3040682U (en) | Printed circuit | |
| JPS6355236B2 (en) | ||
| JP2739349B2 (en) | Substrate for mounting electronic components | |
| JPH02137293A (en) | Multilayer circuit board | |
| JPS6152977B2 (en) | ||
| JPH06168986A (en) | Tab tape and its manufacture | |
| JPH03114248A (en) | Manufacture of printed wiring board for mounting semiconductor | |
| JPH0997954A (en) | Flexible printed-wiring board | |
| JPH05218280A (en) | Lead frame and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |