JPH04127366A - リストベクトル処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はリストベクトル処理装置に関し、特にリストベ
クトルをベクトルレジスタ上で扱う技術に関するもので
ある。

従来技術 従来、この種のリストベクトル処理装置において、主記
憶装置上に有るリストデータを処理する場合、先ず主記
憶装置上のアドレスを含むアドレスポインタをベクトル
レジスタ上に作り、このアドレスの指す主記憶装置上の
データをベクトルギヤザー命令でベクトルレジスタに読
込んだ後で、ベクトル演算処理を行ない、その結果をベ
クトルギヤザー命令で主記憶装置に書戻すという処理を
行っている。

アドレスポインタを含むベクトルレジスタｖＯ（１）；
　　（Ｉは要素番号）と表現し、主記憶装置上のデータ
を読込むベクトルレジスタをＶｌ　　（Ｊ）；　（Ｊは
要素番号）と表現し、主記憶装置上のデータをＭＭ　（
Ａ）；　　（Ａはアドレス）と表現すると、前述の動作
は、 Ｖｌ　　（１）　−ＭＭ　（ＶＯ（＋））（■は０〜ベ
クトル要素数−１） Ｖｌ　　（１）に対して演算処理 （ｌはＯ〜ベクトル要素数−１） ＭＭ　　（ＶＯ（＋））−Ｖｌ（１） （Ｉはθ〜ベクトル要要素−−１ となる。この処理では、Ｖ　０（１）の指すアドレスが
ユニークであるという前提条件が必要である。

例えば、ＦＯＲＴＲＡＮで Ｎ　（Ａ　（１）　）　−Ｎ　（Ａ　（１）　＋Ｂ　（
１）という処理を行う場合に、Ａ　（ｊ）　−Ａ　（ｋ
）（ｊ＜ｋ）なるデータか存在すると、要素ｊの処理結
果を要素にの処理に反映させなければならないが、Ｎ　
（Ｊ）がベクトルレジスタ上の異なる要素に読出される
と、上記のような結果は得られず、この場合はスカシで
処理しなければならないという欠点がある。

発明の目的 本発明の目的は、リストヘクトルのアドレスポインタが
主記憶装置上の重複したアドレスを指しているときにも
、スカシ処理の必要性をなくしてベクトル処理のスピー
ドアップ化を図るようにしたリストベクトル処理装置を
提供することである。

発明の構成 本発明によれば、主記憶装置と、複数個のベクトルレジ
スタと、前記主記憶装置の内容を前記ベクトルレジスタ
にロード制御する手段と、前記ベクトルレジスタの内容
を前記主記憶装置にストア制御する手段と、前記ベクト
ルレジスタの内容をアドレスとして前記主記憶装置をア
クセス制御する手段とを含むリストベクトル処理装置で
あって、前記複数個のベクトルレジスタの一つである第
１のベクトルレジスタの各要素は、前記主記憶装置上の
アドレスのほか前記複数個のベクトルレジスタの任意の
一要素を指定するためのレジスタアドレスを格納してお
り、前記第１のベクトルレジスタの各要素を順次読出し
て各要素の前記主記憶装置上のアドレスと外部からの供
給アドレスとを比較し、最初に一致が検出されたときそ
のときの要素のレジスタアドレスを保持手段に保持して
おき、２回目以降に一致が検出されたとき前記保持手段
の保持内容をそのときの要素のレジスタアドレス領域に
書込むようにしたことを特徴とするリストベクトル処理
装置が得られる。

実施例 次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例のブロック図である。

１０は主記憶装置、１１〜１５はベクトルレジスタ、１
６〜１７はベクトル演算回路、１８〜１９はアドレスレ
ジスタ、２０〜３１は選択回路である。

先ず最初に、ベクトルレジスタに格納されている主記憶
装置上のアドレスの指すデータを読出す手順について説
明するが、その前にアドレスポインタ及びデータの形式
について述べる。

第２図はベクトルレジスタ及び主記憶装置上のアドレス
ポインタ及びデータの形式を示す。第２図（ａ）に示し
た形式のアドレスポインタは、主記憶装置上の論理アド
レス（ＬＡ）、ベクトルレジスタの任意の１要素を指定
するレジスタアドレス（ＲＡ）及びアドレスの属性を示
す情報を含む。アドレスの属性はＲ＾有効ビットとベク
トルレジスタ上のアドレス重複ビットとを含むが、主記
憶装置上からデータを読出す前にはレジスタアドレスと
アドレス属性はいずれも無効である。

主記憶装置上のデータは第２図（ｂ）のようにデータの
他にメモリ不在ビットを持っている。メモリ不在ビット
は主記憶装置からベクトルレジスタ上にデータを読出し
たあとにセットされ、主記憶装置上の同一アドレスのデ
ータを２力所以上のベクトルレジスタに読出したことを
判断できるようになっている。

第１図に戻って、ベクトルレジスタ１１にセットされた
アドレスポインタに従って主記憶装置１０上のデータを
ベクトルレジスタ１５に読出す場合について説明する。

ベクトルレジスタ１１〜１４は夫々複数の要素からなり
、図示しない回路によって指定された要素をデータ線５
０〜５３を通じて読出す。ベクトルレジスタ１１は要素
番号“０”から順番にデータを読出し、データ線５０を
通して選択回路２６にデータを供給する。

選択回路２６はデータ線５０，６６、　アドレス線７１
を入力とし、図示しない制御回路によってこれ等入力の
うちいずれかをデータ線５４に出力するが、この時はデ
ータ線５０の入力をデータ線５４を通じてベクトル演算
回路１６に出力するように制御される。

ベクトル演算回路１６はデータ線５４とデータ線５５を
入力として演算を行ない、結果をデータ線５８に出力す
るか、この時はデータ線５４の入力をデータ線５８にそ
のまま出力し、データ線５５の人力は無視する。

選択回路３０はデータ線５８〜６０を入力とし、図示し
ない制御回路によって、いずれかの入力をデータ線６１
に出力するが、この時はデータ線５８の人力をデータ線
６１を通して出力するように制御される。

主記憶装置１０はアドレスレジスタ１８からアドレス線
６２を通して人力されるアドレスに対して読出しまたは
書込みを行なう。選択回路３０の出力はデータ線６］を
通してアドレスレジスタ１８にセットされる。このデー
タか主記憶装置１０のアト１／スとなって、図示しない
回路によって主記憶装Ｗ１０からデータを読出し、その
後主記憶装置１０の同しアドレスに対してデータを書込
む。

この時の書込みデータはデータ線６３から選択回路３１
に入力される。

選択回路３１はデータ線６１とデータ線６３を入力とし
、そのどちらか一方をデータ線６４がら主記憶装置１０
に対して出力するか、この時はデータ線６３の入力をデ
ータ線６４を通して出力するように制御される。

データ線６３から入力されるデータとは、メモリ不在ビ
ットに１をセットした任意のデータで、通常はメモリ不
在ビット以外はオール“０”が入力される。主記憶装置
１０から読出されたデータはデータ線６５を通して選択
回路２５に出力される。

選択回路２５はデータ線６５及びデータ線５８〜５９を
入力し、これ等入力のいずれか１つをデータ線７２から
出力するが、この時はデータ線６５の入力を選択し、デ
ータ線７２からベクトルレジスタ１５に対して出力する
よう制御される。

ベクトルレジスタ１５はアドレスレジスタ１９からアド
レス線７］を通して入力されるアドレスに対して読出し
または書込みを行う。アドレスレジスタ１９の初期値は
ソフトウェアによって指定され、アドレス線７４から選
択回路２４に入力される。

選択回路２４はデータ線５８〜６０及びアドレス線７３
〜７４を入力し、これ等入力のいずれか１つをアドレス
線７０から出力するが、この時はアドレス線７４の入力
を選択し、アドレス線７０からアドレスレジスタ１９に
対して出力するよう制御される。アドレスレジスタ１９
はアドレス線７０から入力したアドレスを一旦格納し、
アドレス線７１から出力する。

＋１加算回路３２はアドレスｌ１７１から入力しタアト
レスに“１”を加算してアドレス線７３に出力する。

次に、選択回路２４はアドレスレジスタ１９が連続する
アドレスを次々とベクトルレジスタ１５に指示できるよ
う、アドレス線７３の入力を選択するように制御される
。この時、アドレス線７０からは、アドレスレジスタ１
９の持つ値に“１”を加算した値が出力されるため、ア
ドレスレジスタ１９は初期値に対して次々に“１１を加
算した値をとる。

ベクトルレジスタ１５では、最初にソフトウェアで考え
られた初期値で示されるアドレスからの連続領域に、デ
ータ線７２から入力されるデータを図示しない制御回路
の制御により書込んでいく。

以上の動作により、ベクトルレジスタ１１にセットされ
たアドレスポインタに従って主記憶装置１０上のデータ
をベクトルレジスタ１５に読出すことができる。もしも
、ベクトルレジスタ１１に同一のアドレスを持つ要素が
２つ以上存在する場合、後から読出したデータにはメモ
リ不在ビットがセットされており、以前に同一のアドレ
スに対して読出しを行なったことが容易に判断できる。

次に、アドレスポインタを格納するベクトルレジスタ１
１に主記憶装置１０から読出したデータのあるレジスタ
アドレスをセットする手順について説明する。主記憶装
置１０からの読出しデータは、連続するレジスタアドレ
スに格納されているものとする。

レジスタアドレスの初期値はソフトウェアによって与え
られ、アドレス線７４を通して選択回路２４に入力され
る。選択回路２４は、アドレス線７４の入力を選択し、
アドレス線７０からアドレスレジスタ１９に対して出力
するよう制御される。

アドレスレジスタ］９はアドレス線７０から入力したア
ドレスを一旦格納してアドレス線７１から出力する。

一方、ベクトルレジスタ１１は要素番号“０”から順番
にデータを読出し、データ線５０を通じて選択回路２６
にデータを供給する。選択回路２６はデータ線５０の入
力をデータ線５４を通じてベクトル演算回路１６に出力
するように制御される。

選択回路２７はデータ線５１，６７、アドレス線７１を
入力とし、図示しない制御回路によってこれ等入力のい
ずれかの入力をデータ線５５に出力するが、この時はア
ドレス線７１の入力をデータ線５５を通じてベクトル演
算回路１６に出力するように制御される。

ベクトル演算回路１６はデータ線５４がら入力されるア
ドレスポインタ中のレジスタアドレス領域をデータ線５
５から入力されるレジスタアドレスに差換える動作を行
なう。また、この時同時に、アドレスポインタ中のＲＡ
有効ビットをセットし、アドレス重複ビットをリセット
する。

ベクトル演算回路１６から出力されたデータはデータ＆
９！５８を通して選択回路２ｏに入力される。

選択回路２０はデータ線５８〜６０．６５を入力とし、
これ等入力のいずれか１つのデータを選択してデータ線
６６から出力するが、この時はデータ線５８の人力を選
択してデータ線６６に出力するように制御される。

ベクトルレジスタ１１は先程説明した要素番号“Ｏｏか
らのデータの読出しと並行して、選択回路２０からデー
タ線６６を通して入力されるデ夕を図示しない制御回路
により要素番号“０”から順番に書込んでいく。

以上が最初の１要素の処理であるが、２要素目以降は選
択回路２４の動作が多少異なる以外は最初の１要素と同
じである。

すなわち、選択回路２４はアドレスレジスタ１９が連続
するアドレスを指示するようにアドレス線７３の入力を
選択するように制御される。アドレス線７３には、＋１
加算回路３２によりアドレスレジスタ１９の値＋１が出
力されているため、アドレスレジスタ１９は初期値に対
して次々に“１″を加算した値をとる。よって、ベクト
ル演算回路１６には、選択回路２６．２７を通してベク
トルレジスタ１１の次の要素とアドレスレジスタ１９の
次の値か供給される。

以上の動作により、ベクトルレジスタ１１の各要素中の
レジスタアドレス領域に、連続したレジスタアドレスを
セットすることができる。

しかしながら、ここでセットしたレジスタアドレスは主
記憶装置上のアドレスの重複を考慮していないため、必
ずしも正しいレジスタアドレスではない。以前に説明し
たように、主記憶装置上で同一のアドレスをもつデータ
にはメモリ不在ビットに“１″が立っているため、これ
を手がかりにして重複のあるアドレスをサーチする。

先ず最初に、メモリ不在ビットに“１′か立っているデ
ータについてマスクデータを作成する。

すなわち、メモリ不在ビットか“１”であればマスクデ
ータも“１”とする。この動作については、既に公知の
技術のため、ここではこれ以上説明を加えない。

次に、この動作によって作成されたマスクデータ中の“
１′の立っている要素数をカウントする。

もしも“１′の立っている要素数が“０”であれば、主
記憶装置上のアドレス重複は無いため、処理はこれで終
了する。以上の動作についても、既に公知の技術である
ため、これ以上の説明は加えない。

次に、生成されたマスクデータを使って、アドレスポイ
ンタを格納しであるベクトルレジスタ１１にベクトルコ
ンプレス処理を加える。ずなわち、マスクデータに“１
”の立っている要素番号に対応するベクトルレジスタ１
１の要素を別のベクトルレジスタ、例えばベクトルレジ
スタ１２の０番目の要素から詰めて格納する。この動作
についても、既に公知の技術であるため、これ以上の説
明は加えない。

この後、ベクトルレジスタ１２の内容をスカシレジスタ
に読出して、重複しているアドレスの内容を調べる。こ
こで３つ以上のアドレスか重複している場合には、スカ
ラレンスタに同一のアドレスが２つ以上読込まれる場合
もあるか、一般に、リストベクトル処理でアドレスか重
複するようなケースは稀であるため、スカシでの処理は
全体の処理時間と比較して無視し得る稈小さい。

次に、主記憶装置上のアドレスか重複している要素につ
いて、正しいレジスタアドレスをセットし直す手順につ
いて説明する。今までの説明により、主記憶装置上の重
複しているアドレスをスカシレジスタ上に得た。従って
、この重複しているアドレスを持つ要素をサーチして、
そのレジスタアドレスを書換える処理を行なう。

まず最初にアドレスポインタを格納しであるベクトルレ
ジスタ１］の各要素を図示しない制御回路の制御により
、要素番号のＯ番目から順番にデータ線５０を通じて選
択回路２６に出力する。選択回路２６はデータ線５００
Å力をデータ線５４を通してベクトル演算回路１６に出
力するよう制御される。

一方、比較対象となるアドレスは、アドレス線７４を通
して選択回路２４に入力される。選択回路２４は、アド
レス線７４を選択し、アドレス線７０を通してアドレス
レジスタ１つに出力する。

アドレスレジスタ１９はアドレス線７０を通して入力し
たアドレスを一旦格納し、アドレス線７］を通して選択
回路２７に出力する。選択回路２７はアドレス線７１を
選択し、データ線５５を通してベクトル演算回路１６に
出力する。

第３図は第１図のベクトル演算回路１６のうち説明に必
要な部分のみを抜出した回路図である。

１０１〜１０５はレジスタ、１０６はアドレス比較器、
１０７．１０９は選択回路、１０８はアンドゲートであ
る。

データ線５４から入力されたアドレスポインタはレジス
タ１０１に、またデータ線５５から人力された比較アド
レスはレジスタ１０２に夫々−旦格納される。次に、レ
ジスタ１０１及び１０２の中の主記憶装置上のアドレス
を格納した部分が、夫々データ線１２２，１２３を通し
て比較器１０６に入力される。

比較器１０６では、データ線１２２，１２３を通して人
力されたデータを比較し、一致していれば制御線１２４
に′１”を出力する。レジスタ１０５はこの処理が始ま
った時には値“Ｏ”を保持しているが、比較器１０Ｇか
制御線１２４に“１”を出力するとこのデータ“〕”を
入力し、処理が終了するまで値“コ゛を保持する。

次に、レジスタ１０１の中のレジスタアドレスを格納し
た部分がデータ線１２１を通してレジスタ１゜４に入力
される。レジスタ１０４はレジスタ１０５の値カ“０”
の時はデータ線＋２１から人力されるデータを常時書込
んでいるか、レジスタ１０５の値が°１”となり、制御
線１２５に“１″が出力されると、現在の値を保持する
よう制御される。

すなわち、レジスタ１０４に保持されるのは、主記憶装
置上のアドレスが最初に一致した時のレジスタアドレス
である。このアドレス一致が起こる時までは、レジスタ
１．０１の内容はデータ線１２０〜１２２を通してレジ
スタ１０３にセットされる（選択回路１０７，１０９は
データ線１２１，１２０を選択する）が、主記憶装置上
のアドレスが２度目に一致した時には動作が異なる・ レジスタ１０５に値“１＃がセットされた状態、すなわ
ち以前に１度以上アドレスの一致が検出された後で再び
比較器１０６が制御線１２４に値“ｌ”を出力すると、
アンドゲート１０ｇの入力である制御線１２４〜１２５
がともに値“１′となり、制御線１２８に値″１′を出
力する。

選択回路１０７，１０９は、制御＄ｉｊ！１２８の値が
“０”の時には、データ線１２１，１２０のデータを選
択し、データ線１２７．１３０に出力するが、制御線１
２８の値が“１′の時には、データ線１２６，１２９の
データを選択してデータ線１２７，１３０に出力する。

データ線１２９には、ＲＡ有効、アドレス重複有の各ビ
ットに“１″がセットされている。すなわち、二度目以
降のアドレス一致を検出すると、レジスタアドレスを一
度目のアドレス−数種出時のレジスタアドレスに差換え
、アドレス重複有ビットのセットという動作をする。

レジスタ１０３にセットされたアドレスポインタはデー
タ線５８を通して第１図の選択回路２０に入力される。

選択回路２０は、データ線５８を選択し、データ線６６
を通してベクトルレジスタ１１に出力する。ベクトルレ
ジスタ１１では、データ線６６を通して入力したデータ
を図示しない制御回路の制御により要素番号“０”から
順番に書込んでいく。

以上の動作をベクトルレジスタ１１の全要素について行
なうことにより、重複しているアドレス１つ分のレジス
タアドレス書換えが完了する。従って、重複しているア
ドレスが複数個ある場合は、その個数分たけ上記の動作
を繰返す必要がある。

次に、リストベクトルを使ってデータを読出す手順につ
いて説明する。ベクトルレジスタ１１には、前に説明し
たアドレスポインタが格納されているものとする。アド
レスポインタの指すデータがベクトルレジスタ上にある
場合は、ベクトルレジスタからデータを読出し、ベクト
ルレジスタ上に無い場合は、主記憶袋Ｗ１０からデータ
を読出し、ベクトル演算回路１７に読出したデータを供
給する。

先ず最初に、ベクトルレジスタ１１の要素番号“０“か
ら順番にデータを読出し、データ線５０を通して選択回
路２６にデータを供給する。選択回路２６はデータ線５
０の人力を選択し、データ線５４を通してベクトル演算
回路１６に出力するよう制御される。

ベクトル演算回路１６はデータ線５４とデータ線５５を
入力として演算を行ない、結果をデータ線５８に出力す
る。この時、データ線５４から入力したデータのＲＡ有
効ビットが“１”であれば、データ線５８にレジスタア
ドレスを出力するとともに、図示しない制御回路によっ
てベクトルレジスタの読出しを指示する。データ線５５
０入力は無視する。

データ線５８に出力されたレジスタアドレスは選択回路
２４及びアドレス線７０を通してアドレスレジスタ１９
に出力される。アドレスレジスタ１９はアドレス線７０
からデータを入力し、−旦格納した後、アドレス線７１
にレジスタの内容を出力する。

ベクトルレジスタ１５はアドレス線７１からアドレスを
入力するとともに、図示しない制御回路によって読出し
モードに設定され、指定されたアドレスの内容をデータ
線６０を通して出力する。

選択回路２２はデータ線５８〜６０．６５を入力し、こ
れ等入力のいずれか１つを選択してデータ線６８に出力
するか、この時はデータ線６０の入力を選択し、データ
線６８を通して選択回路２８に出力する。

選択回路２８はデータ線５２．６８、アドレス線７１を
入力し、これ等入力のいずれか１つを選択してデータ線
５６に出力するが、この時はデータ線６８の入力を選択
し、データ線５６を通してベクトル演算回路］７に出力
する。

次に、データ線５４からベクトル演算回路１６に入力し
たアドレスポインタのＲＡ有効ビットが“０”の時は、
データ線５８に主記憶装置上のアドレスを出力するとと
もに、図示しない制御回路によって主記憶装置の読出し
を指示する。データ線５８に出力されたアドレスは選択
回路３０及びデータ線６１を通してアドレスレジスタ１
８に出力される。アドレスレジスタ１８はデータ線６１
から入力したデータを一旦格納し、アドレス線６２を通
して主記憶装置１０に出力する。

主記憶装置１０はアドレス線６２を通してアドレスを入
力するとともに、図示しない制御回路によって読出しモ
ートに設定され、指定されたアドレスの内容をデータ線
６５に出力する。選択回路２２はデータ線６５の入力を
選択し、データ線６８を通して選択回路２８に出力する
。

選択回路２８はデータ線６８の人力を選択し、データ線
５６を通してベクトル演算回路１７に出力する。

次に、演算結果をリストベクトルを使って格納する手順
について説明する。ベクトルレジスタ１１に格納された
アドレスポインタに従ってベクトル演算回路１７の出力
を格納するものとする。

ベクトルレジスタ１１の要素番号“０”から順番にデー
タを読出し、データ線５０を通して選択回路２６にデー
タを供給する。選択回路２６はデータ線５０の入力を選
択し、データ線５４を通してベクトル演算回路１６に出
力するよう制御される。

ベクトル演算回路］６はデータ線５４とデータ線５５を
入力として演算を行ない、結果をデータ線５８に出力す
る。この時、データ線５４から入力したデータのＲＡ有
効ビットか“１”であれば、データ線５８にレジスタア
ドレスを出力するとともに、図示しない制御回路によっ
てベクトルレジスタの書込みを指示する。データ線５５
の入力は無視する。

データ線５８に出力されたレジスタアドレスは選択回路
２４に入力される。選択回路２４はデータ線５８の入力
を選択し、アドレス線７０を通してアドレスレジスタ１
９に出力する。アドレスレジスタ１９はアドレス線７０
からデータを入力し、−旦格納した後、アドレス線７１
にレジスタの内容を出力する。ベクトル演算回路１７に
よって演算された結果はデータ線５９から出力される。

選択回路２５はデータ線５９を選択し、データ線７２を
通してベクトルレジスタ１５に出力する。

ベクトルレジスタ〕５ては、アドレス線７１からアドレ
スを入力し、データ線７２からデータを入力するととも
に、図示しない制御回路により書込みモードに設定され
、指示されたアドレスにデータ線７２から入力したデー
タを書込む。

次に、データ線５４からベクトル演算回路１６に入力し
たアドレスポインタのＲＡ有効ビットが“０°の時は、
データ線５８に主記憶装置上のアドレスを出力するとと
もに、図示しない制御回路によって、主記憶装置の書込
みを指示する。

データ線５８に出力されたアドレスは選択回路３０に入
力される。選択回路３０はデータｌ１ｊ５８の入力を選
択し、データ線６１を通してアドレスレジスタ１８に出
力する。アドレスレジスタ１８はデータ線６１から入力
したデータを一旦格納し、アドレス線６２を通して主記
憶装置１０に出力する。

ベクトル演算回路１７によって演算された結果はデータ
線５９から出力される。選択回路３ｏはデータ線５９の
入力を選択し、データ線６１を通して選択回路３１に出
力する。選択回路３１はデータ線６１０入力を選択し、
データ線６４を通して主記憶装置］０に出力する。

主記憶装置１０はアドレス線６２を通してアドレスを入
力し、データ線６４を通してデータを入力するとともに
、図示しない制御回路によって書込みモードに設定され
、指定されたアドレスにデータ線６４のデータを書込む
。

以上説明した実施例は、リストベクトルをベクトルレジ
スタまたは主記憶装置上から読出し、演算を行ない、再
びリストベクトルでベクトルレジスタ、または主記憶装
置に書戻すというものであったが、連続するリストベク
トルで同一のレジスタアドレス、又は主記憶装置上のア
ドレスを指している場合でも、前の演算の結果が後のリ
ストベクトルの読出しに反映されるよう、１回の書込み
が完了した後でなければ次の要素を読出すことかできず
、パイプライン演算器の利点を十分に生かすことができ
ないという欠点がある。

前にも説明したように、リストベクトルの独立した要素
間での゛アビ１２重複は稀であるため、このことを利用
して高速化が図れる。すなわち、アドレスポインタを読
出した際に、アドレスに重複があるかどうかを示すビッ
トをチエツクし、アドレスの重複があれば一旦読出しを
中止し、現在パイプライン内で動作中のデータを全てベ
クトルレジスタ、または主記憶装置に書込み終った後、
読出しを再開すれば良い。

但し、現在アドレスポインタを読出しているベクトルレ
ジスタにチエイニングでデータを書込む場合は、全ての
ベクトルレジスタの読出しを止めて、パイプライン内の
データをアドレスポインタの格納されているベクトルレ
ジスタに全て書込んでも、読出し中のアドレスポインタ
が破壊されず、うまく再開できるようにチエイニングの
間隔を制御する必要がある。ここでは、その詳細につい
ては特に説明しない。

次に、ベクトルレジスタ上に読出しであるリストベクト
ルのデータを主記憶装置に書戻す手順について説明する
。ベクトルレジスタ１１にはアドレスポインタが格納さ
れ、そのアドレスポインタの指すデータがベクトルレジ
スタ１５に格納されているものとする。

ベクトルレジスタ１１は要素番号“０°から順番にデー
タを読出し、データ線５０を通して選択回路２６にデー
タを出力する。選択回路２６はデータ線５０の入力をデ
ータ線５４を通してベクトル演算回路１６に出力するよ
うに制御される。

ベクトル演算回路１６はデータ線５４．５５を入力とし
て演算を行ない、結果をデータ線５８に出力するが、こ
の時はデータ線５４から入力されるデータのＲＡ有効ビ
ットをチエツクし、“０゛であればその要素については
何もしない。ＲＡ有効ビットが“１”の場合は、データ
線５８に主記憶装置アドレスを出力する。データ線５５
の入力は無視する。

データ線５８に出力されたアドレスは選択回路３０に入
力される。選択回路３０はデータ線５８の入力を選択し
、データ線６１を通してアドレスレジスタ１８に出力す
る。アドレスレジスタ１８はデータ線６１から入力した
データを一旦格納し、アドレス線６２を通して主記憶装
置１０に出力する。

次に、ベクトル演算回路１６は同し要素のレジスタアド
レスをデータ線５８に出力するとともに、図示しない制
御回路によってベクトルレジスタ１５に読出しを指示す
る。

データ線５８に出力されたレジスタアドレスは選択回路
２４に入力される。選択回路２４はブタ線５８の入力を
選択し、アドレス線７０を通してアドレスレジスタ１９
に出力する。アドレスレジスタ１９はアドレス線７０か
らデータを入力し、−旦格納した後アドレス線７１にレ
ジスタの内容を出力する。

ベクトルレジスタ１５はアドレス線７１からアドレスを
入力するとともに、図示しない制御回路によって読出し
モードに設定され、指定されたアドレスの内容をデータ
線６０を通して出力する。

選択回路３０はデータ線６０の入力を選択し、データ線
６１を通して選択回路３１に出力する。選択回路３１は
データ線６１の入力を選択し、データ線６４を通して主
記憶装置１０に出力する。

主記憶装置１０はアドレス線６２からアドレスを入力し
、データ線６４からデータを入力するとともに、図示し
ない制御回路によって書込みモトに設定され、指定され
たアドレスにデータ線６４から入力したデータを書込む
。

以上の動作によりベクトルレジスタ１５の内容を主記憶
装置１０に書込むことができるが、アドレスポインタを
格納しであるベクトルレジスタ１１をそのまま使用する
ためには、アドレスポインタ中のＲＡ有効ビットを“Ｏ
”に書換える必要かある。また、ベクトルレジスタ１５
中の使用しなくなった領域も他の目的に使用することが
できるようになる。

ベクトルレジスタ１１は要素番号“０′から順番にデー
タを読出し、データ線５０を通して選択回路２６にデー
タを出力する。選択回路２６はデータ線５０の入力をデ
ータ線５４を通してベクトル演算回路１６に出力するよ
うに制御される。

ベクトル演算回路１６はデータ線５’４．５５を入力と
して演算を行ない、結果をデータ線５８に出力するが、
この時はデータ線５４から入力されるデータのＲＡ有効
ビットを“０”に書換え、データ線５８に出力する。選
択回路２０はデータ線５８の入力を選択し、データ線６
６を通してベクトルレジスタ１１に出力するよう制御さ
れる。

ベクトルレジスタ１１はデータ線６６からデータを入力
し、図示しない制御回路により要素番号“０“から順番
にデータを書込んでいくよう制御される。

次回にベクトルレジスタ１１を使ってリストベクトルの
アクセスを行なう時には、ＲＡ有効ビットが“０”にな
っているため、主記憶装置上から再度データを自動的に
持ってくるように制御される。

次に、アドレスポインタを書換えた場合の処理について
説明する。アドレスポインタを格納したベクトルレジス
タに変更が生した場合は、不要になったデータをベクト
ルレジスタから主記憶装置に書戻し、新たに必要になっ
たデータを主記憶装置からベクトルレジスタに読出す必
要がある。ベクトルレジスタ１１に元のアドレスポイン
タ、ベクトルレジスタ１２に新しいアドレスポインタか
あるものとする。

ベクトルレジスタ１１．．１２は要素番号“０”から順
番にデータを読出し、データ線５０．５１を通して夫々
選択回路２６．２７にデータを供給する。選択回路２６
．２７はデータ線５０．５１の人力を夫々選択し、デー
タ線５４．５５を通してベクトル演算回路１６に出力す
るように制御される。

ベクトル演算回路１６はデータ線５４．５５を入力とし
て演算を行ない、結果をデータ線５８に出力するが、こ
の時はデータ線５４．５５から入力するデータの主記憶
装置アドレス領域を比較し、不一致であるか、あるいは
アドレスの属性情報がアドレスの重複有を示している時
に“１′のマスクデータを生成する。上記以外のケース
では“Ｏ”のマスクデータを生成する。

第４図にヘクトル演算回路１６の一部のブロック図を示
す。第４図において２０１〜２０２はレジスタ、２０３
はマスクレジスタ、２０４はマスクレジスタへの書込み
ポインタ、２０５はマスクレジスタからの読出しポイン
タ、２０６は比較器、２０７はオアゲート、２０８〜２
０９は＋１加算器である。

データ線５４，５．５から入力されたデータは−Ｈレジ
スタ２０１，２０２に格納される。レジスタ２０１゜２
０２中の主記憶装置アドレス領域は夫々データ線２２１
．２２２を通して比較器２０６に入力される。

比較器２０６はデータ線２２１，２２２から人力したデ
ータを比較し、データが完全に一致していれば、“０”
　それ以外のケースでは１°を制御線２２３に出力する
。

オアゲート２０７は制御線２２０からレジスタ２０１の
アドレス重複有ビットを入力し、制御線２２３から比較
器２０６の出力を入力し、少なくともどちらか一方の入
力が値“１”を示す時、制御線２２４に“１”を出力す
る。２つの入力がともに“０”の時には、制御線２２４
に“０”を出力する。

マスクレジスタ２０３は制御線２２４から入力したデー
タをアドレス線２２６か指すアドレスに書込み、アドレ
ス線２２８か指すアドレスの内容を制御線２２５に出力
する。書込みは図示し、ない制御回路により制御される
。

書込みポインタ２０４は図示しない制御回路により初期
化され、マスクレジスタ２０３の書込みアドレスを制御
する。ポインタの内容はアドレス線２２６を通して＋１
加算回路２０８に入ツノされ、＋１された値がアドレス
線２２７から再度書込みポインタ２０４に入力される。

読出しポインタ２０５は図示しない制御回路により初期
化され、マスクレジスタ２０３の読出しアドレスを制御
する。ポインタの内容はアドレス線２２８を通して＋１
加算回路２０９に入力され、＋１された値がアドレス線
２２９から再度読出しポインタ２０５に入力される。マ
スクレジスタの出力である制御線２２５は各ベクトル演
算回路に分配され、図示しない制御回路によって演算の
実行を制御する。

次に、このマスクデータを使用して、ベクトルレジスタ
上に読出しである不要になったリストベクトルのデータ
をマスク付きで主記憶装置に書戻す。すなわち、前述し
たリストベクトルデータの退避を、マスクデータの対応
するビットが“１゜の時だけ実行し、それ以外の時には
何もしないように制御する。詳細は、前述の実施例を参
照のこと。

この際、アドレスの重複有ビットが“１°の要素はアド
レスの変更が無くても一旦主記憶装置に書戻されるが、
この後のデータ読出して再度ベクトルレジスタ上に読出
される。

次に、ベクトルレジスタから主記憶装置にデータを退避
した要素について、対応するアドレスポインタ中のＲＡ
有効ビットをマスク付きて“０”に書換える。すなわち
、前述したＲＡ有効ビットの書換えを、マスクデータの
対応するビットが“１”の時だけ実行し、それ以外の時
は何もしないように制御する。詳細は前述の実施例を参
照のこと。

次に、前述したマスクデータを使用して、変更になった
アドレスポインタの指すデータをベクトルレジスタ上に
読込む手順について説明する。ベクトルレジスタから主
記憶装置にデータを退避した後のレジスタアドレスは、
どのアドレスポインタからも指されていないはず（複数
のアドレスポインタから重複して指されているデータは
主記憶装置に退避されている）なので、この領域に変更
になったアドレスポインタの指すデータを読込む。

先ず、ベクトルレジスタ１２に格納されている新しいア
ドレスポインタを使って、マスク付きて主記憶装置上の
データを読出し、メモリ不在ビットをセットする。すな
わち、前述したリストベクトルデータの読出しを、マス
クデータの対応するビットが“１“の時だけ実行し、そ
れ以外の時は何もしないように制御する。詳細は前述の
実施例を参照のこと。

次に、アドレスポインタを格納するベクトルレジスタに
、主記憶装置から読出したデータのあるレジスタアドレ
スをセットする。次に、ベクトルレジスタに読出したデ
ータのメモリ不在ビットをチエツクし、“１“が立って
いる要素に対応してマスクデータ“１”を生成する。次
に、前述のマスクデータ中の“１ゝの立っている要素数
をカウントし、“０”であればこれて処理を終了する。

次に、前述のマスクデータを使用して、アドレスポイン
タの格納されているベクトルレジスタにベクトルコンプ
レス処理を加える。次に、ベクトルコンプレスて集めた
データをスカラレジスタに読出ス。次に、スカシレジス
タ上に得た、重複したアドレスを持つ要素をサーチし、
そのレジスタアドレスを書き換える処理を行なう。

以上の動作は全て前述の実施例と同じなので説明を省略
する。

発明の詳細 な説明したように、本発明はリストベクトルのアドレス
ポインタが主記憶装置上の重複したアドレスを指してい
る時にもベクトルレジスタ上のデータをユニークにし、
このベクトルレジスタを間接アクセスすることによって
、従来スカラ処理せざるを得なかった部分をベクトル化
できるようになり、処理スピードが飛躍的に高まるとい
う効果がある。

また、リストベクトルのアドレスポインタが変更された
場合にも、ベクトルレジスタ上のデータを全て主記憶装
置に退避して再読出しするという処理をする必要がなく
、柔軟性の高いリストベクトル処理を行なえるという効
果がある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図はアドレ
スポインタ及びデータの各形式を示す図、第３図はベク
トル演算回路の一部分の回路例を示す図、第４図はベク
トル演算回路の他の部分の回路例を示す図である。 主要部分の符号の説明 １０・・・・・・主記憶装置 １１〜１５・・・・・ヘクトルレジスタ１６〜１７・・
・・・・ベクトル演算回路１８．１９・・・・アドレス
レジスタ

Claims (2)

【特許請求の範囲】
1. （１）主記憶装置と、複数個のベクトルレジスタと、前
   記主記憶装置の内容を前記ベクトルレジスタにロード制
   御する手段と、前記ベクトルレジスタの内容を前記主記
   憶装置にストア制御する手段と、前記ベクトルレジスタ
   の内容をアドレスとして前記主記憶装置をアクセス制御
   する手段とを含むリストベクトル処理装置であって、前
   記複数個のベクトルレジスタの一つである第１のベクト
   ルレジスタの各要素は、前記主記憶装置上のアドレスの
   ほか前記複数個のベクトルレジスタの任意の一要素を指
   定するためのレジスタアドレスを格納しており、前記第
   １のベクトルレジスタの各要素を順次読出して各要素の
   前記主記憶装置上のアドレスと外部からの供給アドレス
   とを比較し、最初に一致が検出されたときそのときの要
   素のレジスタアドレスを保持手段に保持しておき、２回
   目以降に一致が検出されたとき前記保持手段の保持内容
   をそのときの要素のレジスタアドレス領域に書込むよう
   にしたことを特徴とするリストベクトル処理装置。
2. （２）前記第１のベクトルレジスタの各要素は、更に自
   要素のレジスタアドレスの有効無効を示す有効情報をも
   含み、前記２回目以降に一致が検出されたときの要素の
   前記有効情報に有効を示す情報をセットし、前記有効情
   報が無効を示すとき各要素に格納されたアドレスが指す
   前記主記憶装置上のデータを読出し、有効を示すとき各
   要素に格納されたレジスタアドレスによりベクトルレジ
   スタのデータを読出すようにしたことを特徴とする請求
   項１記載のリストベクトル処理装置。