JPH04119549A - 回転体の制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえば磁気記録再生装置く以下ＶＴＲと称
す）のキャプスタンモータの制御装置など、回転体の制
御装置に関する。

従来の技術 第２図は、従来のＶＴＲのキャプスタンモータの制御装
置のブロック図を示すものである。第２図に前記従来例
の構成について説明する。磁気テープを移送させるため
のキャプスタンモータ１、前記キャプスタンモータ１に
設けられ、キャプスタンモータ１の回転速度に比例した
周波数の周波数信号（以下ＦＧ倍信号称す）を発生する
周波数発電＃ｌ（以下ＦＧと称す）２．前記周波数発電
機２から得られる回転検出信号を増幅し、パルス化する
波形成形回路３．基準時刻を示す計数値を出力している
タイムベースカウンタ４．さらに、たとえばＤ形フリッ
プフロップ回路で構成されるデータラッチ回路５でタイ
ムベースカウンタ４の計数値を、クロックパルス入力端
子１２に入力される速度サーボパルス１１の立上がりエ
ツジで出力端子１４に伝送するように構成されている。

さらにマイコン制御部１０では、外部割込端子７１に速
度サーボパルス１１が入力される毎に、データラッチ回
路５の出力データを速度サーボパルス１１の到来時刻と
して読み込み、そして前記到来時刻をもとに速度誤差検
出処理回路６゜補償処理回路７などでそれぞれの処理を
行なうことにより、モータ駆動指令値を演算し出力する
。

前記モータ駆動指令値をデジタル・アナグロ変換器（Ｄ
／Ａ変換処理回路）８でアナグロ量に変換してモータ駆
動回路９で前記キャプスタンモータ１を駆動している。

以上のように構成された回転体の制御装置について、以
下その動作を説明する。第２図において、前記回転検出
信号は、波形整形処理回路３によりパルス化され回転検
出パルスとなり、速度サーボパルス１１として、データ
ラッチ回路５のクロックパルス入力端子１２に入力され
るとともに、マイコン制御部１０の外部割込端子７１に
入力される。データラッチ回路５のデータ入力端子１３
には、その計数値が基準時刻を示すタイムベースカウン
タ４の計数値が入力されているから、データラッチ回路
５の出力端子１４には、速度サーボパルス１１の到来毎
に、その到来時刻ｔｖを示す値がラッチされる。マイコ
ン制御部１０の外部割込端子７１には速度サーボパルス
１１が入力されており、マイコン制御部１０は、速度サ
ーボパルス１１の到来毎に、その到来時刻ｔｖを示すま
ずデータラッチ回路５の出力値を読み込み、まず速度誤
差検出処理回路６で誤差を検出する。前記速度誤差検出
処理回路６では、速度サーボパルス１１の到来時刻ｔｖ
から速度サーボパルス１１の１回前の到来時刻ｔｖ’を
減算することにより、速度サーボパルス１１の周期を求
め、さらに、この周期の値（ｔｖ−ｔｖ′）から、目標
周期の値を減算することにより、速度サーボパルス１１
の周期と目標周期との誤差Ｅｖが検出される。マイコン
制御部１０における補償処理回路７では、前記誤差Ｅｖ
に対して、所望の制御系の特性を満たすための利得・位
相補償演算、たとえば比例積分フィルタ、低域フィルタ
などのデジタルフィルタ演算が行なわれ、その演算結果
がＤ／Ａ変換処理回路８によりアナグロ量に変換され、
モータ駆動指令値としてモータ駆動回路９に入力され、
キャプスタンモータ１が駆動される。

以上の構成・動作により、速度サーボパルス１１の周期
が目標周期となるように、すなわち前記誤差Ｅｖが零と
なるように、キャプスタンモータ１の回転が制御される
。

発明が解決しようとする課題 しかしながら前記のような構成では、何らかの異常で速
度サーボパルス１１（以下ＦＧパルスと呼ぶ）が高い周
波数になった場合やノイズがＦＧパルスに重畳した場合
に、ＦＧパルスはマイコン制御部１０の外部割込端子に
入力されているためマイコン制御部１０の負担が増大す
る。このためＦＧパルスの周期がマイコン制御部１０の
処理時間以下になるとマイコン制御部１０が暴走してし
まうという問題があった。

本発明は前記従来の問題点を解決するもので、何らかの
異常でＦＧパルスが高い周波数になった場合やノイズが
ＦＧパルスに重畳した場合においてもマイコン制御部１
０が暴走するのを防止することができる回転体の制御装
置を提供することを目的とする。

課題を解決するための手段 この目的を達成するために本発明の回転体の制御装置は
回転体と、前記回転体の回転速度に比例した周波数を発
生する周波数発生手段と、前記周波数発生手段の出力に
接続された波リトリガブルモノマルチと、前記リトリガ
ブルモノマルチの出力に接続されかつ、前記回転体を制
御してなるマイコン制御部とからなる構成を有している
。

作用 本発明は上記した構成により、何らかの異常でＦＧパル
スが高い周波数になった場合やノイズがＦＧパルスに重
畳した場合にリトリガブルモノマルチに入力されるので
マイコン制御部１０の外部割込端子にはリトリガブルモ
ノマルチの設定幅より短い時間のパルスは入力されない
。

実施例 以下本発明の一実施例について、図面を参照しながら説
明する。第１図は本発明の実施例における回転体の制御
装置のブロック図を示すものである。第１図において、
磁気テープを移送させるためのキャプスタンモータ１．
キャプスタンモータに設けられ、キャプスタンモータ１
の回転速度に比例した周波数の周波数信号（以下ＦＧ倍
信号称す）を発生する周波数発電機（以下ＦＣと称す）
２、前記周波数発電機２から得られる回転検出信号を増
幅し、パルス化する波形成形回路３．前記波形成形回路
より得られたパルスでトリガされて一定時間遅延される
リトリガブルモノマルチ１５、基準時刻を示す計数値を
示す計数値を出力しているタイムベースカウンタ４．た
とえばＤ形フリップフロップ回路で構成されるデータラ
ッチ回路５、さらにデータ入力端子１１に入力されてい
るタイムベースカウンタ４の計数値を、クロックパルス
入力端子１２に入力される速度サーボパルス１１の立上
がりエツジで出力端子１４に伝送するように構成されて
いる。さらにマイコン制御部１０では、外部割込端子７
１に速度サーボパルス１１が入力される毎に、データラ
ッチ回路５の出力データを速度サーボパルス１１の到来
時刻として読み込み、そして前記到来時刻をもとに速度
誤差検出処理回路６．補償処理回路７などでそれぞれの
処理を行なうことにより、モータ駆動指令値を演算し出
力する。前記モータ駆動指令値をアナグロ量に変換する
デジタル・アナグロ変換器（Ｄ／Ａ変換処理回路）８．
モータ駆動回路９で全体が構成されている。

以上のように構成された回転体の制御装置について、以
下その動作を説明する。第１図において、前記回転検出
信号は、波形整形処理回路３によりパルス化され回転検
出パルスとなり、リトリガブルモノマルチ１５の入力端
子１３に入力されノトリガブルモノマルチの設定幅より
短い時間のパルスは速度サーボパルス１１として出力さ
れない。一方リトリガブルモノマルチ１５の設定幅以上
の周期を持つ回転検出パルスは速度サーボパルス１１と
して、データラッチ回路５のクロックパルス入力端子１
２に人力されるとともに、マイコン制御部１０の外部割
込端子７１に入力される。

データラッチ回路５のデータ入力端子１３には、その計
数値が基準時刻を示すタイムベースカウンタ４の計数値
が入力されているから、データラッチ回路５の出力端子
１４には、速度サーボパルス１１の到来毎に、その到来
時刻ｔｖを示す値がラッチされる。マイコン制御部１０
の外部割込端子７１１こは速度サーボパルス１１が入力
されており、マイコン制御部１０は、速度サーボパルス
１１の到来毎に、その到来時刻ｔｖを示すデータラッチ
回路５の出力値を読み込み、まず速度誤差検出処理回路
６で速度の誤差が検出される。前記速度誤差検出処理回
路６では、速度サーボパルス１１の到来時刻ｔｖから速
度サーボパルス１１の１回前の到来時刻ｔｖ’を減算す
ることにより、速度サーボパルス１１の周期を求め、さ
らに、この周期の値（ｔｖ−ｔｖ’）から、目標周期の
値を減算することにより、速度サーボパルス１１の周期
と目標周期との誤差Ｅｖが検出される。マイコン制°御
部１０における補償処理回路７では、前記誤差Ｅｖに対
して、所望の制御系を満たすための利得・位相補償演算
、たとえば比例積分フィルタ、低域フィルタなどのデジ
タルフィルタ演算が行なわれ、その演算結果がＤ／Ａ変
換処理回路８によりアナグロ量に変換され、モータ駆動
指令値としてモータ駆動回路９１：入力され、キャプス
タンモータ１が駆動される。

以上の構成・動作により速度サーボパルス１１の周期が
目標周期となるように、すなわち前記誤差Ｅｖが零とな
るように、キャプスタンモータ１の回転が制御される。

以上のように本実施例によれば、波形成形処理回路３の
後にある一定幅のリトリガブルモノマルチ１５を新しく
設けることにより、何らかの異常でＦＧパルスが高い周
波数になった場合やノイズがＦＧパルスに重畳した場合
においてもマイコンが暴走するのを防止することができ
る。なお、本実施例において被制御対象回転体はＶＴＲ
のキャプスタンモータとしたが、特にＶＴＲのキャプス
タンモータに限ることはない。

発明の詳細 な説明したように、本発明によれば何らかの異常でＦＧ
パルスが非常に高い周波数になった場合や、ノイズがＦ
Ｃパルスに重畳した場合においてもマイコン制御部が暴
走するのを防止することができ、その実用的効果は大き
い。

【図面の簡単な説明】

第１図は本発明の回転体の制御装置の一実施例であるＶ
ＴＲのキャプスタンモータの制御装置のブロック図、第
２図は従来の回転体の制御装置例のブロック図である。 １・・・・・・キャプスタンモータ、２・・・・・・周
波数発電機、４・・・・・・タイムヘースカウンタ、５
・・・・・・データラッチ回路、６・・・・・・速度誤
差検出処理回路、１５・・・・・・リトリガブルモノマ
ルチ。 代理人の氏名　弁理士小蝦治明　ほか２８第 図 〜γフースｔモー９

Claims (1)

【特許請求の範囲】
1. 回転体と、前記回転体の回転速度に比例した周波数の信
   号を発生する周波数発生手段と、前記周波数発生手段の
   出力部に接続された波形整形手段と、前記波形整形手段
   の出力に接続されたリトリガブルモノマルチと、前記リ
   トリガブルモノマルチの出力に接続されかつ、前記回転
   体を制御してなるマイコン制御部とからなる回転体の制
   御装置。