JPH02280683A

JPH02280683A - 速度サーボ回路

Info

Publication number: JPH02280683A
Application number: JP1102965A
Authority: JP
Inventors: Akira Sawamura; 陽沢村
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1989-04-21
Filing date: 1989-04-21
Publication date: 1990-11-16
Anticipated expiration: 2013-11-18
Also published as: JP2824995B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】皮果上■且里分団本発明はＶＴＲにおけるドラム等の回転体の速度サーボ
回路に関するものである。

鴛】四日え逝ＶＴＲにおいては回転ヘッド方式によって映像信号の記
録・再生を行っているので、ヘッドを取り付けた回転体
の回転数や回転位相等を正確にコントロールする必要が
あり、通常、その回転体の駆動用モーターに対し速度制
御及び位相制御を行っている。第５図はＶＨ３方式のド
ラム回転機構の概略を示しており、固定の下ドラム（１
）に対し上ドラム（２）　はモーター（３）の回転軸（
４）に連結されていて回転可能になっている。この上ド
ラム（２）には少くとも２個の磁気ヘッドが取り付けら
れている。モーター（３）はＦＧパルスを発生する手段
を有していて、例えばＦＧ，極数が２４個の場合には１
回転につき２４個のＦＧパルスを発生する。

ＰＣパルス発生手段はドラムに設けられていて上ドラム
（２）の一回転につき１個のＰＧパルスを発生する。

そして、前記モーター（３）を制御するため第６図に示
すような速度サーボ回路（１ｏ）と位相サーボ回路（１
１）が用いられている。ここで、（５）はＦＧパルスを
基準信号と比較し、その差を電圧で出力するＦ−Ｖ変換
回路であり、（６）はＰＧパルスを基準信号と比較し、
その差を電圧で出力するＰ■変換回路である。これらの
変換回路（５）　（６）の出力は加算回路（７）で加算
された後、トラップフィルタ（８）を通してモータード
ライブ回路（９）へ供給される。モータードライブ回路
（９）は入力される電圧に応じた制御をモーター（３）
に対し行う。

尚、速度サーボ回路（１０）及び位相サーボ回路（１１
）ともネガティブ・フィード・バンク・ループ（負帰還
ループ）として構成されている。

ところで、前記上ドラム（２）はＮＴＳＣ方式フルサイ
ズドラムの場合、１秒間に３０回転、Ｃカセットサイズ
ドラムの場合、１秒間に４５回転するが、いずれの場合
にも１回転ごとに回転ムラが生じる。

この回転ムラの成分は前記フィードバックループに与え
られるが、この成分は明かに擬似の誤差信号であるから
、これを取り除かなければならない。

そして、これを取り除くためにトラップフィルタ（８）
が挿入されているのである。

黄Ｊ生か」を犬」ヶ源→−とする課題しかしながら、このトラップフィルタ（８）はアクティ
ブフィルタ型のアナログフィルタで構成されているため
コスト高になる。また、サーボ回路全体としてみると、
トラップフィルタ（８）が挿入されている分だけ部品点
数が多くなる。しかも、このトラップフィルタ（８）の
特性は急峻なためフィードバック信号の位相が反転して
本来負帰還であるべきなのに、正帰還がかかってループ
が発振してしまう、という不具合が生しる。このような
不具合は帰還量を落すことによって回避できるが、帰還
量を落すと高域のループゲインが下がるという別の問題
が生じる。

本発明はこのような点に鑑みなされたものであって、ト
ラップフィルタを用いることなしに回転ムラ成分を除去
するように工夫した新規な速度サーボ回路を提供するこ
とを目的とする。

１　　　′　　るための上記の目的を達成するため本発明では、回転体の回転に
応じた速度信号を比較器において基準速度信号と比較し
該比較出力により前記回転体の駆動用モーターの速度を
制御する速度サーボ回路において、前記回転体の一回転
中に得られるＦＧパルスをカウントするカウンタと、該
カウンタのカウント出力値をアドレスとするレジスタと
、引続く２つのＦＧパルス間の時間差を検出する検出回
路と、前記アドレスごとに前記時間差の平均値を算出し
前記レジスタに記憶させる手段と、前記レジスタに記憶
された平均値と現在検出された時間差との差を前記比較
器に与える手段と、を備えた構成としている。

作−■ このように引続＜ＦＧパルス間の時間差と、その平均値
との差をとることによって回転ムラ成分は取り除かれる
。

実ＪＬＪ１本発明を実施した第１図において、第６図の従来例と同
一部分には同一の符号を付して重複説明を省略する。同
図において、速度サーボ回路（１０）のループに回転ム
ラ成分除去回路（１２）が設けられており、その出力が
Ｆ−Ｖ変換回路（５）へ与えられる。この回転ムラ成分
除去回路（１２）は第２図に示すように上ドラム（２）
の１回転分〔従ってモーター（３）の１回転分〕のＦＧ
パルスをカウントできるカウンタ（１３）と、カウンタ
（１３）のカラントイ直をアドレスとするレジスタ（１
４）と、引続く２つのＦＧパルス間の時間を検出する検
出回路（１５）と、該検出回路（１５）の出力を一時的
に記憶するレジスタ（１６）と、レジスタ（１４）の所
定アドレスに記憶されている平均値とレジスタ（１６）
に記憶された検出値ｍとの差を出力する出力回路（１７
）と、前記平均値と検出値ｍとを更に平均してレジスタ
（１４）の前記アドレスに記憶させる演算回路（１８）
とから構成されている。尚、カウンタ（１３）のリセッ
トはモーター（門）のＦＧパルスとカウンタ（１３）の
カウント値を対応させるために図示のようにＰＣパルス
を用いるのが望ましい。第２図の殆どの部分又は全部と
変換回路（５）　（６）は第１図で示す如くマイクロコ
ンピュータ（１９）で構成することが可能である。

次に第２図の回転ムラ成分除去回路の動作を第３図の波
形図及び第４図のフローチャートを用いて説明する。ま
ず、第３図においてＰｏ、ＰｚＰｚＰ２３はモータ（３
）の１回転で２４個のＦＧパルスが生じる時間位置を示
している。そして、（２０）は回転ムラ成分を示してお
り、（２１）は変動分である。縦軸は各引続くＦＧパル
ス間の時間差を示していて、（Ｅ）が所望の時間差であ
る。

第４図において、まずステップ（Ｉｌｌ）ではＰＧパル
スの到来の有無を判定し、該パルスの到来が有ればステ
ップ（Ｉ２）へ進んでレジスタ（１４）のアドレスＮを
０にセットする。ＰＣパルスの到来が無ければステップ
（１３）へ進んでＦＧパルスが有るか否かを判定する。

ここでＦＧパルスが無ければステップ（１１）へ戻る。

ＦＧパルスが有ればステップ（１４）でアドレスＮを１
だけインクリメントしてＮ＝Ｎ＋１としてステップ（Ｉ
５）へ進む。ステップ（Ｉ５）では、検出回路（１５）
の出力ｍをレジスタ（１６）に入力する。次に、ステッ
プ（Ｉ６）へ進み出力回路（１７）でレジスタ（１４）
のアドレスＮに記憶されている、それまでの平均値Ｒ（
Ｎ）から前記レジスタ（１６）の値ｍを引いて出力する
。しかる後、ステップ（＋１７）で演算回路（１８）に
よりＲ（Ｎ）にｍを加味して平均値を求め、これをレジ
スタ（１４）の所定アドレスに記憶させ、ステップ（１
１）ヘリターンする。この動作を各アドレスごとに行う
。

ここで平均値Ｒ（Ｎ）はアドレスＮに関する測定値ｍの
平均である。従って、例えばＮ＝３のときの平均値Ｒ（
３）はアドレス３に関する（即ちＰ。

のパルスに関する）時間差の平均値であり、この時間差
の平均値はＰ２からＰ３までに要した時間をモーターの
回転ごとに検出し、その検出値ｍを合計し且つそれまで
の回転数で割ったものである。

Ｎ−４であれば、Ｐ、からＰ４までに要した時間の平均
値Ｒ（４）であり、この平均値Ｒ（４）はアドレス４に
記憶される。尚、平均値は所定の回転数について求める
ようにすることができる０例えば１０回の平均について
求めるとすると、１１回目の回転では１回目の回転での
検出値を除外すればよい。

以上の動作により回転ムラ成分が除去される理由は以下
の通りである。まず、各ＦＧパルスごとにその時間差（
引続くパルス間の時間）の平均をとると、第３図におけ
る変動分（２１）は平均化され（従ってキャンセルされ
）、回転ムラ成分（２０）のみが残る。そして、この平
均値Ｒ（Ｎ）と新たに検出された検出値ｍとの差Ｒ（Ｎ
）−ｍはｍが変動成分と回転ムラ成分を有していること
から、変動成分（２１）のみとなり、回転ムラ成分は除
去されるのである。これは変動成分（２１）は回転の位
置に対しランダムであるのに対し、回転ムラ成分（２０
）は回転の位置ごとに異なるものの回転の位置が同じで
あれば同一であることを利用している。

本実施例における回転ムラ成分除去回路（１２）は上述
の説明から明かな如くディジタル回路で構成される。尚
、回転ムラ成分除去回路（１２）から出力された変動成
分は第１図のＦ−Ｖ変換回路（５）に加えられ、ここで
基準信号と比較され、その差がアナログ電圧に変換され
て出力される。速度サーボ回路（１０）はその差が零に
なるようにモータ（Ｍ）を制御する。

光皿企四米以上の通り本発明によれば、モーターの回転ムラ成分は
簡単に除去できる。しかも、その回転ムラ成分の除去を
ディジタル的に処理できるので、この処理部分をディジ
タルサーボに組込むことができる。

更に、本発明では従来のトラップフィルタのような位相
反転がないので、正帰還がかかって発振したりする虞れ
がなくなり、その分、ループの帰還量を多くして高域の
ループゲインを改善することができる。また、ＦＧパル
ス発生手段を複数の磁極を配置して構成する場合、その
配置バラツキによる信号誤差が生じるが、この誤差も除
去される。

【図面の簡単な説明】

第１図は本発明を実施した速度サーボ回路のブロック図
であり、第２図はその回転ムラ成分除去回路のブロック
図、第３図はその説明図、そして第４図は動作のフロー
チャートである。第５図はＶＴＲのドラム回転機構の概
略図である。第６図は従来の速度サーボ回路のブロック
図である。（２）・−上ドラム、　（３）　−・モーター（１０）
−・速度サーボ回路、　　（１３）−カウンタ。（１４）−−・〜レジスタ、　（１５）・−検出回路。（１７）・・−出力回路、　（１８）〜・−演算回路。

Claims

【特許請求の範囲】

（１）回転体の回転に応じた速度信号を比較器において
基準速度信号と比較し該比較出力により前記回転体の駆
動用モーターの速度を制御する速度サーボ回路において
、前記回転体の一回転中に得られるＦＧパルスをカウン
トするカウンタと、該カウンタのカウント出力値をアド
レスとするレジスタと、引続く２つのＦＧパルス間の時
間差を検出する検出回路と、前記アドレスごとに前記時
間差の平均値を算出し前記レジスタに記憶させる手段と
、前記レジスタに記憶された平均値と現在検出された時
間差との差を前記比較器に与える手段と、を備えたこと
を特徴とする速度サーボ回路。