JPH04116707U - 歪ゲージ - Google Patents
歪ゲージInfo
- Publication number
- JPH04116707U JPH04116707U JP2023891U JP2023891U JPH04116707U JP H04116707 U JPH04116707 U JP H04116707U JP 2023891 U JP2023891 U JP 2023891U JP 2023891 U JP2023891 U JP 2023891U JP H04116707 U JPH04116707 U JP H04116707U
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- strain gauge
- mos structure
- span
- gauge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 3
- 238000009792 diffusion process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
Abstract
(57)【要約】
【目的】歪ゲージに関し、その目的は、出力スパン特性
を任意に変更できる歪ゲージを提供することにある。 【構成】受力体を形成する半導体基板の一部に形成され
たMOS構造のトランジスタと、該MOS構造のトラン
ジスタのゲート電極に電圧を印加して所望の出力スパン
に設定するゲート電圧回路とで構成する。
を任意に変更できる歪ゲージを提供することにある。 【構成】受力体を形成する半導体基板の一部に形成され
たMOS構造のトランジスタと、該MOS構造のトラン
ジスタのゲート電極に電圧を印加して所望の出力スパン
に設定するゲート電圧回路とで構成する。
Description
【0001】
本考案は歪ゲージに関し、更に詳しくは、感度変更が可能な歪ゲージの構造に
関する。
【0002】
圧力センサー等の力学量のセンサーを構成する際に、歪ゲージがよく使用され
る。図4は従来のこのような歪ゲージの一例を示す構成図であり、拡散型ゲージ
の例を示している。図において、ダイアフラム等の受力体を形成するn型Si基
板1の表面には絶縁膜(SiO2)2が形成され、該絶縁膜2の一部は除去され
てp型の拡散ゲージ3が形成されている。そして、絶縁膜2の表面には拡散ゲー
ジ3の両端に接続されるようにAlの電極4が形成されている。
【0003】
このような構成において、拡散ゲージ3は圧力等の力学量の入力に対して抵抗
値が線形に変化するピエゾ抵抗効果を示す。従って、拡散ゲージに矢印で示す方
向に電流を流すことにより、入力に対して線形に変化する出力電圧が得られる。
【0004】
しかしながら、このような従来の歪ゲージでは、1個で入力スパンの異なる力
学量を同じ出力スパンに変換して測定することは不可能であり、複数の入力スパ
ンの力学量を測定するのにあたっては各入力スパンに適した入出力特性を持った
歪ゲージを用いなければならず、測定レンジを拡大するためには多種類の歪ゲー
ジが必要になるという問題がある。
【0005】
本考案は、このような問題点に鑑みてなされたものであり、その目的は、出力
スパン特性を任意に変更できる歪ゲージを提供することにある。
【0006】
【課題を解決するための手段】
受力体を形成する半導体基板の一部に形成されたMOS構造のトランジスタと
、
該MOS構造のトランジスタのゲート電極に電圧を印加して所望の出力スパン
に設定するゲート電圧回路、
とで構成されたことを特徴とする。
【0007】
MOS構造のトランジスタのオン抵抗を拡散ゲージとして用いる。ゲート電極
に印加する電圧を一定に保ったときの入出力特性はほぼリニアになる。
【0008】
このゲート電極に印加する電圧を変えることによって、1個の歪ゲージで任意
の出力スパン特性が得られ、測定レンジを拡大できる。
【0009】
以下、図面を参照して、本考案の実施例を詳細に説明する。
【0010】
図1は本考案の一実施例の構成図であり、図4と共通する部分には同じ符号を
付けている。図において、n型Si基板1の表面に形成された絶縁膜2の一部は
除去されてp型の拡散領域5が形成され、MOS構造のトランジスタのソース領
域Sとゲート領域Gとドレイン領域Dが分離形成されている。そして、ソース領
域Sとドレイン領域Dの絶縁膜2の表面にはそれぞれAlの電極4が形成され、
ゲート領域Gの絶縁膜2の表面には多結晶シリコンよりなるゲート電極が形成さ
れている。
【0011】
図1の構造において、矢印で示す方向に電流が流れるように各領域S,G,D
の電極に所定の電圧をかけることによりゲート領域Gの基板1の表面近傍にはp
チャンネルが形成され、そのオン抵抗が従来の拡散ゲージと同様にピエゾ抵抗効
果素子として機能することになる。
【0012】
図2は図1の構造の電気接続の一例を示す概念図である。MOS構造のトラン
ジスタのゲート領域Gにはゲート電圧VGを供給するための出力可変の直流電源
VXの正極側が接続され、該直流電源VXの負極側は接地されている。領域Sま
たはDの一方の領域Aは抵抗R2を介して電源VCCに接続されるとともに基板
1に接続され、他方の領域Bは抵抗R1を介して接地されている。
【0013】
図2の接続において、通常の電圧(ある値)を直流電源VXよりMOS構造の
トランジスタに加える。このとき、このトランジスタのオン抵抗をRonとすれ
ば、このダイヤフラムのΔRon/Ron(Ron…歪による抵抗値変化)は、
一定である。従って、R1≫R2≒Ronとすると、トランジスタのドレイン電
流IDは、ほぼVcc/R1となり一定である。又、出力電圧V0は、IDRo n
=Ron・Vcc/R1となる。
【0014】
歪が加わりRon+ΔRonになるとき、出力電圧変化ΔV0は、ΔV0=Δ
Ron・Vcc/R1となりリニアな特性となる。
【0015】
そこで、直流電源VXの出力電圧を変えることにより、図3に示すような種々
の入出力特性が得られる。
【0016】
(例1)直流電源VXの出力電圧をある値にしたときの入出力特性で、この場
合には従来の拡散ゲージとほぼ同様なリニアの入出力特性になる。
【0017】
(例2)直流電源VXの出力電圧を小さくしたときの出力特性で、この場合は
同じ出力スパンに対し入力スパンは例1に比べて小さくなる。
【0018】
(例3)直流電源VXの出力電圧を大きくしたときの出力特性で、この場合は
、同じ出力スパンに対し入力スパンを広くとれる。
【0019】
なお、上述実施例では基板1でダイアフラムを形成しているが、受力体は例え
ばカンチレバーであってもよい。
【0020】
以上詳細に説明したように、本考案によれば、以下のような効果が得られる。
【0021】
従来の拡散ゲージの代わりにMOS構造のトランジスタのオン抵抗を用いてい
るので、ゲート電極に印加する電圧を変えることによって感度を高したり低くし
たりすることができる。これらの入出力特性を信号処理回路を用いて補正するこ
とにより入力スパンの異なる圧力等の力学量の入力を同じ出力スパンとして取り
出すことが可能になる。
【0022】
つまり、従来は各スパン毎に個別の歪ゲージが必要であったが、本考案によれ
ば1個の歪ゲージのみでよく、従来のような歪ゲージのシリーズ化が不要になる
という効果も期待できる。
【0023】
このような歪ゲージは、圧力等の各種の力学量のセンサーとして好適である。
【図1】本考案の一実施例の構成図である。
【図2】図1の構造の電気接続の一例を示す概念図であ
る。
る。
【図3】図2の接続における種々の入出力特性図であ
る。
る。
【図4】従来の一例を示す構成図である。
1 n型Si基板
2 絶縁膜(SiO2)
4 Al電極
5 p拡散領域
6 多結晶シリコン
Claims (1)
- 【請求項1】 受力体を形成する半導体基板の一部に形
成されたMOS構造のトランジスタと、該MOS構造の
トランジスタのゲート電極に電圧を印加して所望の出力
スパンに設定するゲート電圧回路、とで構成されたこと
を特徴とする歪ゲージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023891U JPH04116707U (ja) | 1991-03-29 | 1991-03-29 | 歪ゲージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023891U JPH04116707U (ja) | 1991-03-29 | 1991-03-29 | 歪ゲージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04116707U true JPH04116707U (ja) | 1992-10-20 |
Family
ID=31906353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023891U Withdrawn JPH04116707U (ja) | 1991-03-29 | 1991-03-29 | 歪ゲージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04116707U (ja) |
-
1991
- 1991-03-29 JP JP2023891U patent/JPH04116707U/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6452427B1 (en) | Dual output capacitance interface circuit | |
US4875011A (en) | Magnetic sensor using integrated silicon Hall effect elements formed on the (100) plane of a silicon substrate | |
US8132465B1 (en) | Sensor element placement for package stress compensation | |
JP4568982B2 (ja) | 物理量検出装置 | |
US3582690A (en) | Semiconductor strain sensor with controlled sensitivity | |
JP3009239B2 (ja) | 半導体センサ | |
JPH04105369A (ja) | 半導体センサ | |
JPS61107774A (ja) | 圧力感知装置及びその製作方法 | |
JP4195388B2 (ja) | シリコンオン絶縁体構造上に形成され,減少されたパワーアップドリフトを有するセンサ | |
André et al. | Ultra-low-power SOI CMOS pressure sensor based on orthogonal PMOS gauges | |
JPH04116707U (ja) | 歪ゲージ | |
JPH0241184B2 (ja) | ||
JP2789291B2 (ja) | 圧力センサ | |
US6810745B2 (en) | Temperature dependent sensitivity compensation structure of sensor | |
JP2001165797A (ja) | 半導体圧力センサ装置 | |
JP2519338B2 (ja) | 半導体センサ | |
JPH041472Y2 (ja) | ||
Lee et al. | A bipolar integrated silicon pressure sensor | |
EP3517920B1 (en) | Piezoresistive transducer with jfet-based bridge circuit | |
JP2748277B2 (ja) | 半導体センサ | |
JPH0511479Y2 (ja) | ||
JPH09181191A (ja) | 差動対トランジスタを有する回路装置 | |
Alcantara et al. | MOS transistor pressure sensor | |
JPH06742Y2 (ja) | 半導体圧力変換器 | |
SU1265466A1 (ru) | Интегральный тензопреобразователь |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19950615 |