JPH0411431A - デジタル信号再生回路 - Google Patents
デジタル信号再生回路Info
- Publication number
- JPH0411431A JPH0411431A JP11407990A JP11407990A JPH0411431A JP H0411431 A JPH0411431 A JP H0411431A JP 11407990 A JP11407990 A JP 11407990A JP 11407990 A JP11407990 A JP 11407990A JP H0411431 A JPH0411431 A JP H0411431A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- sampling
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 28
- 230000010363 phase shift Effects 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明はデジタル信号再生回路に関する。
（ロ）従来の技術
従来、デジタル信号の伝送において、伝送媒体を効率的
に利用するために、位相シフトキーイング（ＰＳＫ）等
のデジタル変調を施して情報信号を伝送することが行わ
れている。
に利用するために、位相シフトキーイング（ＰＳＫ）等
のデジタル変調を施して情報信号を伝送することが行わ
れている。
この様に、２相位相シフトキーイング信号を復調し、情
報信号を再生するための回路としては、第３図に示した
如きコスタスループが知られている。
報信号を再生するための回路としては、第３図に示した
如きコスタスループが知られている。
第３図において、（１）は入力端子、（２）は搬送波信
号を発振する電圧制御発振器（Ｖ ＣＯ＞、（３）は入
力端子（１）から供給された２相位相シフトキーイング
信号とＶＣＯ（２）から供給された発振信号とを乗算す
る第１乗算器、（４）は入力端子（１）から供給された
２相位相シフトキーイング信号と移相回路（５）にて９
０度移相されたＶＣＯ（２）からの発振信号とを乗算す
る第２乗算器、（６）は第１乗算器（３＞の出力側に接
続された第１０−パスフイルタ、（７）は第２乗算器（
４）の出力側に接続された第２０−バスフイルタ、（８
）は第１０−バスフイルタ（６）の出力と第２０−パス
フイルタ（７）の出力とを乗算する第３乗算器、（９）
は第３乗算器（８）の出力側に接続され、低域信号成分
を制御信号としてＶＣＯ（２）に供給するループフィル
タである。
号を発振する電圧制御発振器（Ｖ ＣＯ＞、（３）は入
力端子（１）から供給された２相位相シフトキーイング
信号とＶＣＯ（２）から供給された発振信号とを乗算す
る第１乗算器、（４）は入力端子（１）から供給された
２相位相シフトキーイング信号と移相回路（５）にて９
０度移相されたＶＣＯ（２）からの発振信号とを乗算す
る第２乗算器、（６）は第１乗算器（３＞の出力側に接
続された第１０−パスフイルタ、（７）は第２乗算器（
４）の出力側に接続された第２０−バスフイルタ、（８
）は第１０−バスフイルタ（６）の出力と第２０−パス
フイルタ（７）の出力とを乗算する第３乗算器、（９）
は第３乗算器（８）の出力側に接続され、低域信号成分
を制御信号としてＶＣＯ（２）に供給するループフィル
タである。
次に、動作について説明する。
今、入力信号を±Ａｃ ｏ ｓ（ωを十φ）、［但しφ
はｖＣＯの出力と入力信号との位相差］とすると、この
入力信号とｖＣＯからの出力信号ｃｏｓωｔとを乗算す
る第１乗算器（３）の出力は、±Ａ／２（ｃｏｓφ＋ｃ
ｏｓ（２ωｔ＋φ）となり、また第１０−バスフイルタ
（６）を通過した信号は、高周波信号成分が除去されて
±Ａ／２ｃｏｓφとなる。なお、φの値が小さいときは
第１０−バスフイルタ（６）の出力は、±Ａ／２、即ち
２相位相シフトキーイング信号となる。
はｖＣＯの出力と入力信号との位相差］とすると、この
入力信号とｖＣＯからの出力信号ｃｏｓωｔとを乗算す
る第１乗算器（３）の出力は、±Ａ／２（ｃｏｓφ＋ｃ
ｏｓ（２ωｔ＋φ）となり、また第１０−バスフイルタ
（６）を通過した信号は、高周波信号成分が除去されて
±Ａ／２ｃｏｓφとなる。なお、φの値が小さいときは
第１０−バスフイルタ（６）の出力は、±Ａ／２、即ち
２相位相シフトキーイング信号となる。
一方、移相器（５）の出力ｓｉｎωｔと入力信号とを乗
算する第２乗算器（４）の出力は、±Ａ／２１ｓｉｎφ
＋５ｉｎ（２ωｔ＋φ）） となり、また第２０−パス
フイルタ（７）を通過した信号は、±Ａ／２ｓｉｎφと
なる。
算する第２乗算器（４）の出力は、±Ａ／２１ｓｉｎφ
＋５ｉｎ（２ωｔ＋φ）） となり、また第２０−パス
フイルタ（７）を通過した信号は、±Ａ／２ｓｉｎφと
なる。
この第１及び第２０−バスフイルタ（６）（７’）の出
力を乗算する第３乗算器（８）の出力は、Ａ １ ／４
ｓｉｎ２φ引Ａ”＜Ｉｔ／２となり、位相差φに比例す
ることになる。
力を乗算する第３乗算器（８）の出力は、Ａ １ ／４
ｓｉｎ２φ引Ａ”＜Ｉｔ／２となり、位相差φに比例す
ることになる。
従って、第３乗算器（８）の出力に基づき前記位相差が
０になるように、ＶＣＯ（２）の発振出力を制御するこ
とにより、２相位相シフトキーイング信号の復調を行う
ことができる。
０になるように、ＶＣＯ（２）の発振出力を制御するこ
とにより、２相位相シフトキーイング信号の復調を行う
ことができる。
（ハ）発明が解決しようとする課題
上記コスタスループによれば、信号伝送路上で雑音が発
生した場合、当該雑音の除去は第１０−バスフイルタの
如きアナログフィルタにて行われているため、前記雑音
を完全に除去することができず、復調信号に雑音が存在
したままになってしまうという問題を有していた。
生した場合、当該雑音の除去は第１０−バスフイルタの
如きアナログフィルタにて行われているため、前記雑音
を完全に除去することができず、復調信号に雑音が存在
したままになってしまうという問題を有していた。
（ニ）課題を解決するための手段
上記の点に鑑み、本発明は入力されたデジタル変調信号
を復調する復調手段と、この復調手段にて復調されたデ
ジタル信号をタロツク源からのタロツク信号に応じてサ
ンプリングするサンプリング手段と、このサンプリング
手段から供給される複数のサンプリング値の多数決を取
る多数決判定手段とよりなることを特徴とする。
を復調する復調手段と、この復調手段にて復調されたデ
ジタル信号をタロツク源からのタロツク信号に応じてサ
ンプリングするサンプリング手段と、このサンプリング
手段から供給される複数のサンプリング値の多数決を取
る多数決判定手段とよりなることを特徴とする。
（ホ）作用
本発明によれば、コスタスループ等の復調手段にて復調
されたデジタル信号は、クロック源からのクロック信号
にてサンプリングし、その後多数決手段にて前記サンプ
リング手段にてサンプリングされた複数のサンプリング
値から最も多く出現したサンプリング値を判定し、その
値を再生されたデジタル信号として出力する。
されたデジタル信号は、クロック源からのクロック信号
にてサンプリングし、その後多数決手段にて前記サンプ
リング手段にてサンプリングされた複数のサンプリング
値から最も多く出現したサンプリング値を判定し、その
値を再生されたデジタル信号として出力する。
（へ）実施例
第１図は本発明の一実施例を示す図である。第１図にお
いて、（１０）はデジタル変調された信号が供給される
入力端子、（１１）は前記デジタル変調された信号を元
のデジタル信号に復調する復調回路で、例えば入力端子
（１０）から供給される信号が２相位相シフトキーイン
グ信号であれば、コスタスループにて構成される。（１
２）はクロック源、（１３）はタロツク源（１２）から
のクロック信号に応じて復調回路（１１）からのデジタ
ル信号をサンプリングするサンプリング回路で、前記ク
ロック源（１２）からのタロツク信号に基づき動作する
シフトレジスタ（１３０）（１３１）（１３２）にて構
成され・ている。（１４）はサンプリング回路（１３）
を構成するシフトレジスタ（１３０）（１３１）（１３
２）から供給される信号の多数決を取る多数決判定回路
で、ＡＮＤゲート（１４０）（１４１）（１４２）及び
ＯＲゲート（１４３）にて構成されている。
いて、（１０）はデジタル変調された信号が供給される
入力端子、（１１）は前記デジタル変調された信号を元
のデジタル信号に復調する復調回路で、例えば入力端子
（１０）から供給される信号が２相位相シフトキーイン
グ信号であれば、コスタスループにて構成される。（１
２）はクロック源、（１３）はタロツク源（１２）から
のクロック信号に応じて復調回路（１１）からのデジタ
ル信号をサンプリングするサンプリング回路で、前記ク
ロック源（１２）からのタロツク信号に基づき動作する
シフトレジスタ（１３０）（１３１）（１３２）にて構
成され・ている。（１４）はサンプリング回路（１３）
を構成するシフトレジスタ（１３０）（１３１）（１３
２）から供給される信号の多数決を取る多数決判定回路
で、ＡＮＤゲート（１４０）（１４１）（１４２）及び
ＯＲゲート（１４３）にて構成されている。
次に動作について第２図を参照して説明する。
今、復調回路（１１）にて復調された信号が、第２図（
ａ）に示す如く雑音を含んでいたとする。
ａ）に示す如く雑音を含んでいたとする。
サンプリング回路（１３）では、前記復調回路（１３）
からのデジタル信号をクロック源（１２）からのタロツ
ク信号に応じてサンプリングす・る。
からのデジタル信号をクロック源（１２）からのタロツ
ク信号に応じてサンプリングす・る。
例えば、Ｄフリップフロップにて構成されるシフトレジ
スタのデータ端子に復調回路（１１）の出力を供給し、
この出力を前記クロック源（１２）からのクロック信号
の立ち下がりに応じてラッチすることにより当該タイミ
ングにおける復調回路（１１）の出力がサンプリングさ
れたことになる。各サンプリング値は、第２図（ｂ）に
示す如くなる。
スタのデータ端子に復調回路（１１）の出力を供給し、
この出力を前記クロック源（１２）からのクロック信号
の立ち下がりに応じてラッチすることにより当該タイミ
ングにおける復調回路（１１）の出力がサンプリングさ
れたことになる。各サンプリング値は、第２図（ｂ）に
示す如くなる。
更に、第１図ではシフトレジスタを３段構成とし、３個
のサンプリング値を保持し得るようになされており、各
サンプリング値は多数決判定回路（１４）に供給される
。
のサンプリング値を保持し得るようになされており、各
サンプリング値は多数決判定回路（１４）に供給される
。
多数決判定回路（１４）では、シフトレジスタから供給
される信号のうち、少なくとも２つが１になると、出力
１を出力する。
される信号のうち、少なくとも２つが１になると、出力
１を出力する。
即ち、第２図（ｂ）のサンプリング回路（１３）の出力
において、左から８番目のクロックタイミングにおける
クロック信号の立ち下がりで復調回路（１１）の出力１
（Ｈレベル）がサンプリングされると、ＡＮＤゲート（
１４２）の出力がＨレベルになり、ＯＲゲート（１４３
）の出力がＨレベルになる［第２図（ｃ）参照コ。
において、左から８番目のクロックタイミングにおける
クロック信号の立ち下がりで復調回路（１１）の出力１
（Ｈレベル）がサンプリングされると、ＡＮＤゲート（
１４２）の出力がＨレベルになり、ＯＲゲート（１４３
）の出力がＨレベルになる［第２図（ｃ）参照コ。
そして、サンプリング回路（１３）からのサンプリング
値のうち、２つがＯになると［即ち、第２図（ｂ）にお
いて左から１４番目のクロックタイミングで、サンプリ
ング値が００１になったとき］、全てのＡＮＤゲートが
閉じ、ＯＲゲート（１４３）の出力がＬレベルになる［
第２図（Ｃ）参照］。
値のうち、２つがＯになると［即ち、第２図（ｂ）にお
いて左から１４番目のクロックタイミングで、サンプリ
ング値が００１になったとき］、全てのＡＮＤゲートが
閉じ、ＯＲゲート（１４３）の出力がＬレベルになる［
第２図（Ｃ）参照］。
斯くして、雑音が除去されたデジタル信号が再生される
。
。
（ト）発明の効果
本発明によれば、信号伝送路上で雑音が発生したとして
も、当該雑音を完全に除去したデジタル信号を再生する
ことができる。
も、当該雑音を完全に除去したデジタル信号を再生する
ことができる。
第１図は本発明の一実施例を示す図、第２図（ａ ）（
ｂ ）（ｃ ）は本発明を説明するための波形図、第３
図は従来例を示す図である。 （１０）・・・入力端子、（１１）・・・復調回路、（
１２）・・・タロツク源、（１３）・・・サンプリング
回路、（１４）・・・多数決判定回路。
ｂ ）（ｃ ）は本発明を説明するための波形図、第３
図は従来例を示す図である。 （１０）・・・入力端子、（１１）・・・復調回路、（
１２）・・・タロツク源、（１３）・・・サンプリング
回路、（１４）・・・多数決判定回路。
Claims (1)
- （１）入力されたデジタル変調信号を復調する復調手段
と、この復調手段にて復調されたデジタル信号をクロッ
ク源からのクロック信号に応じてサンプリングするサン
プリング手段と、このサンプリング手段から供給される
複数のサンプリング値の多数決を取る多数決判定手段と
よりなるデジタル信号再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11407990A JPH0411431A (ja) | 1990-04-28 | 1990-04-28 | デジタル信号再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11407990A JPH0411431A (ja) | 1990-04-28 | 1990-04-28 | デジタル信号再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0411431A true JPH0411431A (ja) | 1992-01-16 |
Family
ID=14628535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11407990A Pending JPH0411431A (ja) | 1990-04-28 | 1990-04-28 | デジタル信号再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0411431A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6130584A (en) * | 1998-03-12 | 2000-10-10 | Nec Corporation | Over-sampling type clock recovery circuit with power consumption reduced |
| US6222419B1 (en) | 1998-03-12 | 2001-04-24 | Nec Corporation | Over-sampling type clock recovery circuit using majority determination |
| US6292655B1 (en) | 1998-05-29 | 2001-09-18 | Nec Corporation | Selective calling radio-receiver and method of receiving selective calling radio signal |
-
1990
- 1990-04-28 JP JP11407990A patent/JPH0411431A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6130584A (en) * | 1998-03-12 | 2000-10-10 | Nec Corporation | Over-sampling type clock recovery circuit with power consumption reduced |
| US6222419B1 (en) | 1998-03-12 | 2001-04-24 | Nec Corporation | Over-sampling type clock recovery circuit using majority determination |
| US6292655B1 (en) | 1998-05-29 | 2001-09-18 | Nec Corporation | Selective calling radio-receiver and method of receiving selective calling radio signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0787145A (ja) | Ａｆｃ回路 | |
| JP3087459B2 (ja) | Ｆｓｋデータ復調器 | |
| KR20000068627A (ko) | 비대칭 측대역을 갖는 변조된 반송파의 수신기 | |
| JP2579243B2 (ja) | 復調装置 | |
| US4686484A (en) | Phase detection circuit | |
| JPH0411431A (ja) | デジタル信号再生回路 | |
| JPS6231238A (ja) | 復調装置 | |
| JPS61269547A (ja) | デ−タ信号復調装置 | |
| US4618830A (en) | PSK demodulator using asynchronous local oscillator | |
| JPH0779363B2 (ja) | 遅延検波回路 | |
| KR860002923A (ko) | 동기형 영상신호 검파회로 | |
| JP2974708B2 (ja) | タイミング再生回路 | |
| JPH0897874A (ja) | オフセットｑｐｓｋ復調器 | |
| JPS6115610B2 (ja) | ||
| KR970007873B1 (ko) | Bpsk 복조회로 | |
| JP3125467B2 (ja) | デジタル復調装置 | |
| US20040034451A1 (en) | Frequency shift key demodulator employing a teager operator and a method of operation thereof | |
| JP2542004B2 (ja) | Ｆｓｋ復調回路 | |
| EP1523145B1 (en) | Detection of the presence or absence of an ARI signal. | |
| JPH0411432A (ja) | デジタル信号再生回路 | |
| JP2979326B2 (ja) | ４位相復調回路 | |
| JP3658768B2 (ja) | Ｆｍ受信装置 | |
| JPH02206263A (ja) | 遅延検波回路 | |
| JPH0738651B2 (ja) | Ｆｓｋ復調回路 | |
| JPS639340A (ja) | 直交パ−シヤルレスポンス信号の復調装置 |