JPH04111631U - Microcomputer program evaluation device - Google Patents

Microcomputer program evaluation device

Info

Publication number
JPH04111631U
JPH04111631U JP1442391U JP1442391U JPH04111631U JP H04111631 U JPH04111631 U JP H04111631U JP 1442391 U JP1442391 U JP 1442391U JP 1442391 U JP1442391 U JP 1442391U JP H04111631 U JPH04111631 U JP H04111631U
Authority
JP
Japan
Prior art keywords
program
address
memory
data
break
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1442391U
Other languages
Japanese (ja)
Inventor
一郎 今枝
信宏 荒井
Original Assignee
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三洋電機株式会社 filed Critical 三洋電機株式会社
Priority to JP1442391U priority Critical patent/JPH04111631U/en
Publication of JPH04111631U publication Critical patent/JPH04111631U/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【目的】 本考案は、評価用マイクロコンピュータによ
る評価動作を行う際、使用者の指示する外部メモリのア
ドレスでアクセスを停止させ、それ以外はリアルタイム
でプログラム動作を行い、プログラムを正確に評価でき
るマイクロコンピュータのプログラム評価装置を提供す
ることを目的とする。 【構成】 本考案によれば、プログラム評価を行う際、
プログラムメモリのアドレスと1対1に対応するブレー
クメモリを設け、プログラムメモリのアクセスを停止さ
せたいアドレスに対応するブレークメモリのアドレス
に、ブレークデータを書き込ませる様にした為、使用者
の指示によって、あるアドレスから所定のアドレスまで
プログラムをリアルタイムで実行させることができ、リ
アルタイムでプログラムを実行しなければ正しいプログ
ラム評価を行うことができない制御対象物に対して有効
となる。
(57) [Summary] [Purpose] When performing an evaluation operation using an evaluation microcomputer, the present invention stops access at an external memory address specified by the user, and otherwise runs the program in real time. The purpose of the present invention is to provide a microcomputer program evaluation device that can accurately evaluate a program. [Structure] According to the present invention, when performing program evaluation,
A break memory is provided that corresponds one-to-one with the address of the program memory, and break data is written to the address of the break memory that corresponds to the address at which access to the program memory is to be stopped. A program can be executed in real time from a certain address to a predetermined address, and it is effective for control objects where correct program evaluation cannot be performed unless the program is executed in real time.

Description

【考案の詳細な説明】[Detailed explanation of the idea]

【0001】0001

【産業上の利用分野】[Industrial application field]

本考案は、マイクロコンピュータのプログラム評価装置に関し、特に、評価用 マイクロコンピュータを用いてプログラムメモリ内部のデータの評価を行う場合 、使用者の指示するプログラムメモリのアドレスで該プログラムメモリのアクセ スを停止するのに好適な、マイクロコンピュータのプログラム評価装置に関する 。 The present invention relates to a microcomputer program evaluation device, and in particular, to a microcomputer program evaluation device. When evaluating data inside program memory using a microcomputer , access the program memory at the program memory address specified by the user. Regarding a microcomputer program evaluation device suitable for stopping a program .

【0002】0002

【従来の技術】[Conventional technology]

一般に、1チップのマイクロコンピュータには、該マイクロコンピュータを動 作させるためのプログラムデータが記憶されたROMと、該ROMから読み出さ れたプログラムデータの解読結果に応じた処理データを書き込んだり読み出した りするRAMとが、内蔵されている。ここで、マイクロコンピュータを量産する 場合、内蔵されたROMに記憶されるプログラムデータは全て製造時にマスク処 理されるものであり、ROMにプログラムデータを一旦書き込んだら該プログラ ムデータを容易に書き替えることはできない。つまり、マイクロコンピュータを 量産するには、それ以前にROMに書き込むべきプログラムデータの評価が必要 となってくる。その為にROMを内蔵しない評価用マイクロコンピュータという ものが存在し、外部に設けた書き込み読み出しが可能なメモリ(EPROM等)に 前記ROMに記憶させるプログラムデータと同一のプログラムデータを書き込ん でおき、そして、該外部メモリの各アドレスを1アドレスづつステップ的にアク セスし、即ち前記外部メモリのプログラムデータを1アドレスづつ個々に実行し 、各アドレスのプログラムデータを独立に評価していた。言い替えれば、外部メ モリの1アドレスのプログラムデータを解読して所定動作を実行した後、この実 行結果が正常であるか否かを評価し、以後この動作を繰り返してプログラム評価 を行っていた。そして、使用者が指示するアドレスにプログラムカウンタの値が 変化したことを確認してプログラムカウンタの動作を停止させていた。この評価 方法をステップ機能という。 Generally, a one-chip microcomputer has a A ROM in which program data for making the program is stored and read from the ROM. The processing data was written or read according to the result of decoding the program data. It has a built-in RAM for reading. Mass production of microcomputers here In this case, all program data stored in the built-in ROM is masked during manufacturing. Once the program data is written to ROM, the program is system data cannot be easily rewritten. In other words, a microcomputer Before mass production, it is necessary to evaluate the program data that should be written to the ROM. It becomes. For this reason, it is called an evaluation microcomputer without built-in ROM. There is an external memory that can be written to and read from (EPROM, etc.). Write the same program data as the program data to be stored in the ROM. Then, access each address of the external memory one address at a time. In other words, the program data in the external memory is executed one address at a time. , the program data at each address was evaluated independently. In other words, external After decoding the program data at one address of the memory and executing the specified operation, this execution Evaluate whether the row result is normal or not, and then repeat this operation to evaluate the program. was going on. Then, the program counter value is stored at the address specified by the user. After confirming the change, the program counter was stopped. This evaluation This method is called a step function.

【0003】0003

【考案が解決しようとする課題】[Problem that the idea aims to solve]

しかしながら、評価用マイクロコンピュータのプログラム評価動作を1アドレ スづつステップ的に行う為、プログラム制御される対象物をリアルタイムで動作 させることができない。特に、制御対象物をステップ的に動作させるのでは、制 御対象物が正常に動作しているのか否かを判断できず、即ちプログラムが正常で あるか否かを判断することができないことがある。例えばVTRのシリンダモー タのサーボコントロール用のプログラムを評価する場合、プログラムをリアルタ イムで処理しなければ、正常にサーボが働かない為、プログラムの正しい評価が できない。 However, the program evaluation operation of the evaluation microcomputer is limited to one address. Because it is performed step by step, the program-controlled object can be operated in real time. I can't do it. In particular, if the object to be controlled is operated in steps, the It is not possible to determine whether the target object is operating normally or not, i.e. the program is not working normally. Sometimes it is not possible to determine whether it is present or not. For example, the cylinder motor of a VTR When evaluating a program for the servo control of a If the servo is not processed at the time, the servo will not work properly, so the program cannot be evaluated correctly. Can not.

【0004】 そこで、本考案は、評価用マイクロコンピュータによる評価動作を行う際、使 用者の指示する外部メモリのアドレスでアクセスを停止させ、それ以外はリアル タイムでプログラム動作を行い、プログラムを正確に評価できるマイクロコンピ ュータのプログラム評価装置を提供することを目的とする。0004 Therefore, in this invention, when performing evaluation operations using an evaluation microcomputer, Access is stopped at the external memory address specified by the user, and the rest is real. A microcomputer that can perform program operations on time and accurately evaluate programs. The purpose is to provide a computer program evaluation device.

【0005】[0005]

【課題を解決するための手段】[Means to solve the problem]

本考案は、前記問題点を解決する為に成されたものであり、その特徴とすると ころは、プログラムデータが記憶されるプログラムメモリと、該プログラムメモ リの所定アドレスをアクセスするプログラムカウンタ及び該プログラムメモリの 所定アドレスから読み出されたプログラムデータを解読するインストラクション デコーダを有する評価用マイクロコンピュータと、を備え、前記プログラムデー タを解読することによって該プログラムデータの評価を行うマイクロコンピュー タのプログラム評価装置において、前記プログラムメモリの各アドレスに1対1 に対応するアドレスを有し、前記プログラムメモリのアドレスと該アドレスに対 応するアドレスとが前記プログラムカウンタによって同時にアクセスされるブレ ークメモリと、前記プログラムメモリのアクセス動作を停止すべきアドレスに対 応する前記ブレークメモリのアドレスに、アクセスを停止させるためのブレーク データを記憶させるブレーク制御回路と、前記ブレークメモリから読み出された データを判別し、前記ブレークデータの読み出しを判別した時、前記評価用マイ クロコンピュータに前記プログラムカウンタの動作を停止させる停止信号を出力 するデータ判別回路と、を備えた点である。 This invention was created to solve the above problems, and its characteristics are: There is a program memory in which program data is stored, and a program memory in which program data is stored. A program counter that accesses a predetermined address of the program memory and a program counter that accesses a specified address of the program memory. Instructions to decode program data read from a specified address an evaluation microcomputer having a decoder; A microcomputer that evaluates the program data by decoding the data. In the program evaluation device of the computer, one to one has an address corresponding to the address of the program memory and the address corresponding to the address of the program memory. the corresponding address is accessed simultaneously by the program counter. address where the access operation of the program memory and the program memory should be stopped. A break to stop access to the corresponding break memory address. A break control circuit that stores data and a break control circuit that stores data and When the data is determined and reading of the break data is determined, the evaluation micro Outputs a stop signal to the computer to stop the operation of the program counter. A data discrimination circuit is provided.

【0006】[0006]

【作用】[Effect]

本考案によれば、プログラム評価を行う際、プログラムメモリのアドレスと1 対1に対応するブレークメモリを設け、プログラムメモリのアクセスを停止させ たいアドレスに対応するブレークメモリのアドレスに、ブレークデータを書き込 ませる様にした為、使用者の指示によって、あるアドレスから所定のアドレスま でプログラムをリアルタイムで実行させることができ、リアルタイムでプログラ ムを実行しなければ正しいプログラム評価を行うことができない制御対象物に対 して有効となる。 According to the present invention, when evaluating a program, the program memory address and A break memory corresponding to 1 is provided to stop program memory access. Write break data to the break memory address corresponding to the desired address. Therefore, according to the user's instructions, it is possible to move from a certain address to a predetermined address. The program can be executed in real time, and the program can be executed in real time. For a controlled object where correct program evaluation cannot be performed unless the system is executed. and become effective.

【0007】[0007]

【実施例】【Example】

本考案の詳細を図面に従って具体的に説明する。 図1は、本考案装置を示すブロック図である。 図1において、(1)は評価用マイクロコンピュータであり、量産用のマイクロ コンピュータに内蔵されるROMに記憶すべきプログラムデータに誤りが無いか どうかを確認するためのものである。この評価用マイクロコンピュータ(1)は、 外部に設けられるプログラムメモリ(2)のアドレスをアクセスするためのプログ ラムカウンタ(3)及び前記プログラムメモリ(2)から読み出されたプログラムデ ータを解読するインストラクションデコーダ(4)を内蔵している。ここで、前記 プログラムメモリ(2)は、データの書き込み読み出しが可能なEPROMやRA Mであるものとし、プログラム評価を行うことを目的として、量産用マイクロコ ンピュータに内蔵すべきROMのプログラムデータと同一のプログラムデータが 書き込まれているものとする。そして、プログラムカウンタ(3)によってプログ ラムメモリ(2)の所定アドレスがアクセスされると、該所定アドレスから読み出 されたプログラムデータがインストラクションデコーダ(4)によって解読され、 このプログラムデータの解読結果に応じた処理が行われることになる。そして、 この処理結果が正常が否かを確認することによってプログラム評価を行うのであ る。 The details of the present invention will be specifically explained with reference to the drawings. FIG. 1 is a block diagram showing the device of the present invention. In Figure 1, (1) is a microcomputer for evaluation, and a microcomputer for mass production. Is there any error in the program data to be stored in the ROM built into the computer? This is to confirm whether This evaluation microcomputer (1) is Program for accessing the address of external program memory (2) The program data read from the ram counter (3) and the program memory (2) It has a built-in instruction decoder (4) that decodes the data. Here, the said The program memory (2) is an EPROM or RA that can write and read data. M, and for the purpose of program evaluation, a mass production microcontroller is The same program data as the ROM program data that should be built into the computer Assume that it has been written. Then, the program counter (3) When a predetermined address of RAM memory (2) is accessed, data is read from the predetermined address. The program data is decoded by the instruction decoder (4), Processing will be performed according to the result of decoding this program data. and, The program is evaluated by checking whether the processing result is normal or not. Ru.

【0008】 (5)は、評価用マイクロコンピュータ(1)内部のプログラムカウンタ(3)のイ ンクリメント動作を停止させるためのブレークメモリであり、該ブレークメモリ (5)は、プログラムメモリ(1)の各アドレスに1対1に対応する同一数のアドレ スを有している。例えば、プログラムメモリ(2)及びブレークメモリ(5)の1ワ −ドは8ビットであるものとする。(6)はブレークメモリ制御回路であり、ブレ ークメモリ(5)のアドレスのアクセスとデータの書き込み読み出しを制御するも のである。(7)はアドレス切換器であり、プログラムカウンタ(3)から得られる アドレスデータとブレークメモリ制御回路(5)から得られるアドレスデータとを 切り換えてブレークメモリ(5)に出力するものである。即ち、アドレス切換器( 7)は、ブレークメモリ(5)にデータを書き込む時にブレークメモリ制御回路(6 )とブレークメモリ(5)とのアドレスバスを接続し、ブレークメモリ(5)からデ ータを読み出す時にプログラムカウンタ(3)とブレークメモリ(5)とのアドレス バスを接続すべく、アドレスラインの切り換えを行うものである。(8)はデータ 切換器であり、ブレークメモリ(5)から読み出されたデータをブレークメモリ( 6)に出力するか否かを切り換えるものである。ここで、プログラムメモリ(2) のプログラムカウンタ(3)によるインクリメント動作を所定のアドレスで停止さ せたい時、プログラムメモリ(2)の所定アドレスに対応するブレークメモリ(5) の対応アドレスに、FF即ち「11111111」を書き込むものとし、ブレー クメモリ(5)のそれ以外のアドレスには00即ち「00000000」を書き込 んでおくものとする。[0008] (5) is the input of the program counter (3) inside the evaluation microcomputer (1). This is a break memory for stopping the increment operation, and the break memory (5) is the same number of addresses that correspond one-to-one to each address in program memory (1). has a For example, one word of program memory (2) and break memory (5) - It is assumed that the code is 8 bits. (6) is a break memory control circuit; Controls address access and data writing/reading of the network memory (5). It is. (7) is an address switch and is obtained from the program counter (3). The address data and the address data obtained from the break memory control circuit (5) This is to switch and output to the break memory (5). In other words, the address switch ( 7) is a break memory control circuit (6) when writing data to the break memory (5). ) and break memory (5), and connect the address bus from break memory (5) to Address of program counter (3) and break memory (5) when reading data The address lines are switched in order to connect the bus. (8) is data This is a switch that transfers the data read from the break memory (5) to the break memory (5). 6) is used to switch whether or not to output. Here, program memory (2) The increment operation by the program counter (3) is stopped at a predetermined address. When you want to set the break memory (5) corresponding to the specified address of the program memory (2) FF, that is, "11111111" shall be written to the corresponding address of the brake. Write 00, that is, “00000000” to other addresses in memory (5). shall be kept.

【0009】 (9)はデータ判別回路であり、データ切換器(8)を介して出力されるブレーク メモリ(5)の読み出し出力がFFであるのか00であるのかを判別する。このデ ータ判別回路(9)による判別結果がFFの場合、データ判別回路(9)は、評価用 マイクロコンピュータ(1)に対してプログラムカウンタ(3)のインクリメント動 作を停止させるための停止信号を出力する。[0009] (9) is a data discrimination circuit, which outputs a break through the data switch (8). It is determined whether the read output of the memory (5) is FF or 00. This de If the discrimination result by the data discrimination circuit (9) is FF, the data discrimination circuit (9) Incrementing the program counter (3) for the microcomputer (1) Outputs a stop signal to stop the operation.

【0010】 以下、図1の動作を説明する。 まず、プログラムメモリ(2)のどのアドレスでプログラムカウンタ(3)による インクリメント動作を停止させるのかを確認しておき、アドレス切換器(7)によ ってブレークメモリ制御回路(6)とブレークメモリ(5)とのアドレスバスを接続 する。そして、ブレークメモリ制御回路(6)によって、プログラムメモリ(2)の 停止アドレスに対応するブレークメモリ(5)のアドレスをアクセスし、データ切 換器(8)を介してブレークメモリ(5)の該当アドレスにFFを書き込んでおく。 その後、評価用マイクロコンピュータ(1)とブレークメモリ(5)とのアドレスバ スをアドレス切換器(7)を介して接続する。0010 The operation of FIG. 1 will be explained below. First, at which address in the program memory (2) is the program counter (3) determined? Make sure that you want to stop the increment operation, and use the address switch (7). Connect the address bus between the break memory control circuit (6) and the break memory (5). do. Then, the break memory control circuit (6) controls the program memory (2). Access the break memory (5) address corresponding to the stop address and cut the data. An FF is written in the corresponding address of the break memory (5) via the converter (8). After that, the address bar between the evaluation microcomputer (1) and the break memory (5) is Connect the address via the address switch (7).

【0011】 そして、プログラムカウンタ(3)のインクリメント動作によって、プログラム メモリ(2)及びブレークメモリ(5)の同一アドレスが同時にアクセスされること になる。このアクセス状態において、ブレークメモリ(5)からFFが読み出され ると、このFFがデータ判別回路(9)によって判別され、プログラムカウンタ( 3)のインクリメント動作を停止させるための停止信号が評価用マイクロコンピ ュータ(1)に印加され、これより、プログラムメモリ(2)のアドレスのアクセス は、ブレークメモリ(5)にFFが書き込まれたアドレスと同一アドレスで停止す ることになる。つまり、ブレークメモリ(5)の所定アドレスに書き込まれたFF がデータ判別回路(9)によって判別されるまで、プログラムメモリ(2)のアドレ スのアクセスはリアルタイムで行われ、即ち、サーボモータ等の制御対象物が一 連の動作を終了するまで動作が実行されることになる。そして、プログラムメモ リ(2)の停止アドレスにおけるプログラムデータはデータ切換器(8)を介してブ レークメモリ制御回路(6)に取り込まれ、予めブレークメモリ制御回路(6)内部 に用意されたプログラムによってデバッグされることになる。[0011] Then, by incrementing the program counter (3), the program The same address of memory (2) and break memory (5) is accessed at the same time. become. In this access state, the FF is read from the break memory (5). Then, this FF is discriminated by the data discrimination circuit (9) and the program counter ( The stop signal for stopping the increment operation in 3) is sent to the evaluation microcomputer. from which the address of the program memory (2) can be accessed. stops at the same address where the FF is written to the break memory (5). That will happen. In other words, the FF written to the predetermined address of break memory (5) The address of the program memory (2) is determined by the data determination circuit (9). access is done in real time, i.e. when a controlled object such as a servo motor is The operations will be executed until the series of operations is completed. And program notes The program data at the stop address of the library (2) is transferred to the block via the data switch (8). It is taken into the break memory control circuit (6), and the break memory control circuit (6) is loaded in advance. It will be debugged using the program provided in .

【0012】 以上より、プログラムメモリ(2)のアドレスのアクセスを停止させたい任意の アドレスで停止させることができ、使用者がデバッグしたいアドレスまでプログ ラムメモリ(2)によるプログラムの実行をリアルタイムで行うことができる。こ れによって、リアルタイムで動作を実行しなければ正しいプログラム評価を行う ことができない制御対象物に対してプログラム評価を確実に行うことができ、更 に、プログラム評価が容易となる。0012 From the above, if you want to stop accessing the program memory (2) address, It can be stopped at an address, and the program can be programmed to the address the user wants to debug. Programs can be executed in real time using the RAM memory (2). child This allows correct program evaluation if the operation is not executed in real time. Program evaluation can be performed reliably for controlled objects that cannot be In addition, program evaluation becomes easier.

【0013】 尚、ブレークメモリ(5)へのブレークデータFFの書き込みは複数アドレスに 及んでも一向に差し支えない。[0013] Furthermore, when writing break data FF to break memory (5), write it to multiple addresses. There is no problem even if it comes to that.

【0014】[0014]

【考案の効果】[Effect of the idea]

本考案によれば、プログラム評価を行う際、プログラムメモリのアドレスと1 対1に対応するブレークメモリを設け、プログラムメモリのアクセスを停止させ たいアドレスに対応するブレークメモリのアドレスに、ブレークデータを書き込 ませる様にした為、使用者の指示によって、あるアドレスから所定のアドレスま でプログラムをリアルタイムで実行させることができ、リアルタイムでプログラ ムを実行しなければ正しいプログラム評価を行うことができない制御対象物に対 して有効となる利点が得られる。 According to the present invention, when evaluating a program, the program memory address and A break memory corresponding to 1 is provided to stop program memory access. Write break data to the break memory address corresponding to the desired address. Therefore, according to the user's instructions, it is possible to move from a certain address to a predetermined address. The program can be executed in real time, and the program can be executed in real time. For a controlled object where correct program evaluation cannot be performed unless the system is executed. This provides benefits that can be effectively achieved.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本考案装置を示すブロック図である。FIG. 1 is a block diagram showing the device of the present invention.

【符号の説明】[Explanation of symbols]

(1) 評価用マイクロコンピュータ (2) プログラムメモリ (5) ブレークメモリ (9) データ判別回路 (1) Evaluation microcomputer (2) Program memory (5) Break memory (9) Data discrimination circuit

Claims (2)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】 プログラムデータが記憶されるプログラ
ムメモリと、該プログラムメモリの所定アドレスをアク
セスするプログラムカウンタ及び該プログラムメモリの
所定アドレスから読み出されたプログラムデータを解読
するインストラクションデコーダを有する評価用マイク
ロコンピュータと、を備え、前記プログラムデータを解
読することによって該プログラムデータの評価を行うマ
イクロコンピュータのプログラム評価装置において、前
記プログラムメモリの各アドレスに1対1に対応するア
ドレスを有し、前記プログラムメモリのアドレスと該ア
ドレスに対応するアドレスとが前記プログラムカウンタ
によって同時にアクセスされるブレークメモリと、前記
プログラムメモリのアクセス動作を停止すべきアドレス
に対応する前記ブレークメモリのアドレスに、アクセス
を停止させるためのブレークデータを記憶させるブレー
ク制御回路と、前記ブレークメモリから読み出されたデ
ータを判別し、前記ブレークデータの読み出しを判別し
た時、前記評価用マイクロコンピュータに前記プログラ
ムカウンタの動作を停止させる停止信号を出力するデー
タ判別回路と、を備えたことを特徴とするマイクロコン
ピュータのプログラム評価装置。
1. An evaluation microcomputer comprising a program memory in which program data is stored, a program counter that accesses a predetermined address of the program memory, and an instruction decoder that decodes the program data read from the predetermined address of the program memory. A program evaluation device for a microcomputer that evaluates the program data by decoding the program data, the program evaluation device having a one-to-one correspondence with each address of the program memory, and an address corresponding to the address are simultaneously accessed by the program counter, and an address of the break memory corresponding to an address at which access operation of the program memory should be stopped, for stopping access. a break control circuit that stores break data; and a break control circuit that determines the data read from the break memory, and when it is determined that the break data has been read, sends a stop signal to the evaluation microcomputer to stop the operation of the program counter. A program evaluation device for a microcomputer, comprising: a data discrimination circuit for outputting data.
【請求項2】 前記ブレークメモリに記憶させるべきブ
レークデータは、少なくとも1アドレスであることを特
徴とする請求項1記載のマイクロコンピュータのプログ
ラム評価装置。
2. The microcomputer program evaluation device according to claim 1, wherein the break data to be stored in the break memory is at least one address.
JP1442391U 1991-03-13 1991-03-13 Microcomputer program evaluation device Pending JPH04111631U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1442391U JPH04111631U (en) 1991-03-13 1991-03-13 Microcomputer program evaluation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1442391U JPH04111631U (en) 1991-03-13 1991-03-13 Microcomputer program evaluation device

Publications (1)

Publication Number Publication Date
JPH04111631U true JPH04111631U (en) 1992-09-29

Family

ID=31901956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1442391U Pending JPH04111631U (en) 1991-03-13 1991-03-13 Microcomputer program evaluation device

Country Status (1)

Country Link
JP (1) JPH04111631U (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5968066A (en) * 1982-10-13 1984-04-17 Fujitsu Ltd Debugger starting system
JPS59202550A (en) * 1983-05-04 1984-11-16 Omron Tateisi Electronics Co Debugging device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5968066A (en) * 1982-10-13 1984-04-17 Fujitsu Ltd Debugger starting system
JPS59202550A (en) * 1983-05-04 1984-11-16 Omron Tateisi Electronics Co Debugging device

Similar Documents

Publication Publication Date Title
JPH03204737A (en) Debug circuit of signal processing processor
JPH1078889A (en) Microcomputer
JP3024422B2 (en) Programmable controller and method of operating programmable controller
US3618042A (en) Error detection and instruction reexecution device in a data-processing apparatus
JPH04111631U (en) Microcomputer program evaluation device
JPS60159951A (en) Tracing system in information processing device
JP2938263B2 (en) Information processing device
JPS63214804A (en) Processor for plc and plc
JPS6149209A (en) Program execution system of numerical controller
JPH02163842A (en) Program evaluating device for microcomputer
JP3428253B2 (en) Sequencer
JPS59144909A (en) Stored program type controller
JPS6227421B2 (en)
JP2581214B2 (en) Logic simulator
JPH08147013A (en) Programmable controller
JPS60201437A (en) Microprocessor
JPH0315948A (en) Address bus test system
JPH0756637B2 (en) Processor
JPH01201741A (en) Trace circuit
JPH0587850B2 (en)
JP2000222243A (en) Device and method for debugging
JPS61221943A (en) Arithmetic processor
JPH01142948A (en) Symbolic debugger for microcomputer
JPS61210441A (en) Bug detecting method for program
JPH0435779B2 (en)