JP2938263B2 - Information processing device - Google Patents

Information processing device

Info

Publication number
JP2938263B2
JP2938263B2 JP4074505A JP7450592A JP2938263B2 JP 2938263 B2 JP2938263 B2 JP 2938263B2 JP 4074505 A JP4074505 A JP 4074505A JP 7450592 A JP7450592 A JP 7450592A JP 2938263 B2 JP2938263 B2 JP 2938263B2
Authority
JP
Japan
Prior art keywords
online
offline
memory
plant
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4074505A
Other languages
Japanese (ja)
Other versions
JPH05282163A (en
Inventor
洋光 菊池
弘昌 山岡
光明 小林
隆一 渡部
久雄 長山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Information and Control Systems Inc
Original Assignee
Hitachi Ltd
Hitachi Process Computer Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Process Computer Engineering Inc filed Critical Hitachi Ltd
Priority to JP4074505A priority Critical patent/JP2938263B2/en
Publication of JPH05282163A publication Critical patent/JPH05282163A/en
Application granted granted Critical
Publication of JP2938263B2 publication Critical patent/JP2938263B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing And Monitoring For Control Systems (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Control By Computers (AREA)
  • Programmable Controllers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はプラント制御用コントロ
ーラ等の情報処理装置に係り、特にマルチタスク方式の
プログラムの実行を行なうような場合、または対象プラ
ントの増設、改修または、プログラムの処理追加等によ
りその制御プログラムをデバッグする必要が生じた場
合、デバッグに無関係なタスクを停止させずに、該タス
クのみをオンラインデバッグする、または該制御プログ
ラムのアクセス先を、プログラマブルにかつ該制御プロ
グラムの各ステップ毎にオンライン/オフライン切替可
能とする情報処理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information processing apparatus such as a controller for a plant control, and more particularly to a case where a multi-task system program is executed, or a target plant is added or modified, or a program processing is added. When the need arises to debug the control program, online debugging of only the task without stopping tasks unrelated to the debugging, or the access destination of the control program is programmable and each step of the control program The present invention relates to an information processing apparatus capable of switching online / offline every time.

【0002】[0002]

【従来の技術】プログラマブルコントローラは1台で複
数のタスクを制御することが出来る。従って既存のプロ
セスに新たにプロセスを増設したような場合、プログラ
マブルコントローラに増設したプロセスのタスクを追加
する。更に、この追加した該タスクのデバッグを既存の
プロセスは実行させたまま行ないたい、というニーズが
増えている。
2. Description of the Related Art A single programmable controller can control a plurality of tasks. Therefore, when a new process is added to an existing process, the task of the added process is added to the programmable controller. Further, there is an increasing need to debug the added task while keeping the existing process running.

【0003】これを実現する手段として、従来は例えば
特開昭62−99807号公報記載のように、シーケン
スプログラムメモリの他に入出力メモリと、入出力メモ
リと同一構成のプロセス接続状態メモリと模擬入出力メ
モリを設け、入出力実行時にこの入出力メモリとプロセ
ス接続状態メモリおよび模擬入出力メモリの間で論理演
算を行なうことにより、入出力メモリの各アドレス毎の
強制ON/OFFを可能としている。
As means for achieving this, conventionally, as described in Japanese Patent Application Laid-Open No. 62-99807, for example, in addition to a sequence program memory, an input / output memory, and a process connection state memory having the same configuration as the input / output memory are simulated. By providing an input / output memory and performing a logical operation between the input / output memory, the process connection state memory, and the simulated input / output memory at the time of executing the input / output, it is possible to forcibly turn on / off each address of the input / output memory. .

【0004】この方式によれば、シーケンスプログラム
中で一部入力信号が得られなくても、該入力点を強制O
N/OFFすることによりシーケンスプログラムを実行
することが可能となる。従って将来増設されるであろう
入出力点を含んだ完全なシーケンスプログラムを最初に
作っておくことが出来れば、後から入出力点が追加され
た場合に対応を容易にする事が出来る。
According to this method, even if some input signals are not obtained in the sequence program, the input points are forcibly changed.
By performing N / OFF, the sequence program can be executed. Therefore, if a complete sequence program including input / output points which will be added in the future can be created first, it is possible to easily cope with a case where input / output points are added later.

【0005】一方、プロセスコントローラも高性能化の
一途をたどり、1台のプロセスコントローラで複数のプ
ラントを制御するシステムが増加している。この為化学
プラント等の様に途中で制御を停止させる事のできない
プラントにおいて、対象プラントの増設、改修、制御プ
ログラムの処理追加等により、制御プログラムのデバッ
グが必要となった場合、各プラントに対応した制御プロ
グラムの内、デバッグの対象となる制御プログラム以外
の制御プログラムを停止させる事無く、当該制御プログ
ラムのみのデバッグを行なえることが必須となってきて
いる。
On the other hand, the performance of process controllers has been steadily increasing, and systems for controlling a plurality of plants with one process controller are increasing. Therefore, in a plant where control cannot be stopped in the middle, such as a chemical plant, etc., if the control program needs to be debugged due to the expansion or repair of the target plant, addition of control program processing, etc. It is indispensable to be able to debug only the control program without stopping the control programs other than the control program to be debugged among the control programs.

【0006】この様な背景のもと、特開昭60−935
19号公報記載の様に信号バスにシミュレーションデコ
ード部を接続し、このシミュレーションデコード部には
中央処理装置より送出されるアドレス信号をアドレスと
して当該アドレスに対しては実際のプロセス入出力装置
をアクセスするか、イメージ入出力メモリをアクセスす
るかを示すフラグを記憶し、実際のプロセス入出力装置
へも或はイメージ入出力メモリへもアクセスできる様に
する事で、デバッグ作業に関連するプロセス入出力装置
だけをオフライン化し、他のプロセス入出力装置をオン
ラインのまま停止させることなく、デバッグ作業を可能
とする方法がある。
Under such a background, Japanese Patent Application Laid-Open No. 60-935 has been disclosed.
As described in Japanese Patent Application Publication No. 19, a simulation decoding section is connected to a signal bus, and the simulation decoding section uses an address signal sent from the central processing unit as an address and accesses an actual process input / output device to the address. Or a flag indicating whether to access the image input / output memory, and by allowing access to the actual process input / output device or the image input / output memory, the process input / output device related to the debugging work is stored. There is a method that enables a debugging operation without taking only a process offline and stopping other process input / output devices online.

【0007】この方式は、プロセス入出力装置の単独デ
バッグ作業を目的としており、プロセス入出力装置に対
してのみオンライン/オフラインを切替するもので、プ
ラント制御用プログラムのデバッグの点に配慮がなされ
ていない。
This method is intended for the sole debugging of the process input / output device, and switches between online and offline only for the process input / output device. Consideration is given to the debugging of the plant control program. Absent.

【0008】またこの方式は、1台のプロセスコントロ
ーラで制御する各々のプラント間で共有メモリ上の同一
アドレスのデータを用い情報伝達を行なっているシステ
ムの1つのプラントに改修等が発生し当該プラントの制
御プログラムにデバッグ作業を行なう際、シミュレーシ
ョンデコード部でアドレス単位にオンライン/オフライ
ン切替をしてしまうため運転し続けたいプラントまでも
オフライン化してしまう。つまりデバッグを行ないたい
制御プログラムのみをオフライン化するという点を配慮
していなかった。
Further, in this system, a modification or the like occurs in one plant of a system in which information is transmitted using data of the same address on a shared memory between each plant controlled by one process controller, and the plant is modified. When a debug operation is performed on the control program, the simulation decoding unit switches on-line / off-line in units of addresses, so that even a plant that is desired to be continuously operated goes offline. In other words, no consideration was given to taking only the control program to be debugged off-line.

【0009】さらに、プロセス入出力装置をアクセスす
る度にそのアドレスをデコード後オンライン/オフライ
ンの判定及び切替をする為に、デコード時間がプログラ
ム実行時間含まれるためプログラム実行時間が増大する
という問題があった。
Further, each time the process input / output device is accessed, the address is decoded, and the online / offline determination and switching are performed. Therefore, there is a problem that the program execution time increases because the decoding time includes the program execution time. Was.

【0010】さらに、別の技術としては、プロセスコン
トローラを2重化としプラントの制御を行なう常用系と
プラントの制御を行なわない待機系とに分担し、プラン
ト増設等による当該プラントの制御プログラムのデバッ
グは、オフライン化された待機側で行ないデバッグ終了
時に常用系と待機系を瞬時に切替える方法がとられてい
た。
[0010] Further, as another technique, a process controller is duplicated to share a normal system for controlling the plant and a standby system for not controlling the plant, and a control program for the plant is debugged by adding a plant or the like. In the prior art, a method was adopted in which the standby side was taken offline and the normal system and the standby system were instantaneously switched at the end of debugging.

【0011】この技術では、プロセスコントローラの2
重化により、コストが倍増するという問題と、2重化に
することにより、該プロセスコントローラの制御アルゴ
リズムが複雑になり、プラント制御プログラムのデバッ
グ作業量も1重化プロセスコントローラに比較し多いと
いう問題があった。
In this technique, the process controller 2
The problem that the cost is doubled by the duplication, and the problem that the control algorithm of the process controller becomes complicated and the debug work of the plant control program is larger than that of the single process controller by the duplication. was there.

【0012】[0012]

【発明が解決しようとする課題】近年の制御の高度化に
伴い、同一入力点を複数のタスクで使用することが増え
てきている。このような同一入力点が複数のタスクで使
用されている場合、あるタスクをデバッグしようとした
時、該タスク中の同一入力点のオン、オフが他のタスク
に影響してしまい正常に動作しなくなってしまう。そこ
で、該タスク中の同一入力点のオン、オフが他のタスク
に影響を及ぼさないようにする手段が必要になってく
る。
With the advancement of control in recent years, the use of the same input point for a plurality of tasks has been increasing. When the same input point is used in multiple tasks, when trying to debug a task, turning on and off the same input point in the task affects other tasks, and it works normally. Will be gone. Therefore, means for preventing the on / off of the same input point in the task from affecting other tasks is required.

【0013】上記従来技術は、入出力メモリの各アドレ
ス毎に強制ON/OFFを行なう方式の為、同一入力点
を複数のタスクで使用する場合、該入力点は入出力メモ
リ内では一つのアドレスで処理されているため、上記課
題であるタスク間での同一入力点のON/OFFの影響
という問題は解決することが出来ない。
In the above-mentioned prior art, since a forced ON / OFF is performed for each address of the input / output memory, when the same input point is used for a plurality of tasks, the input point is set to one address in the input / output memory. Therefore, the above-mentioned problem of the influence of ON / OFF of the same input point between tasks cannot be solved.

【0014】又、メモリ間の論理演算を行なうため、演
算の為の回路と演算の為の時間が必要となってくる。
又、入出力メモリとプロセス接続状態メモリ、模擬入出
力メモリを設けているため、メモリの容量が非常に多
い。
Further, since a logical operation is performed between memories, a circuit for the operation and a time for the operation are required.
Further, since the input / output memory, the process connection state memory, and the simulated input / output memory are provided, the memory capacity is very large.

【0015】このことも近年の小型化、高速化が要求さ
れているプログラマブルコントローラにおいては重大な
問題となってくる。
[0015] This also becomes a serious problem in a recent programmable controller which is required to be reduced in size and speed.

【0016】本発明の目的は、タスク間またはプロセス
間で、互いに影響を与えること無くデバッグができる情
報処理装置を提供することである。
An object of the present invention is to provide an information processing apparatus capable of debugging between tasks or processes without affecting each other.

【0017】上記課題を解決するため、本発明は、 複数
のプラントの制御プログラムを制御する情報処理装置で
あって、 前記各プラントごとに、それぞれ、当該プラン
トの制御プログラムがそれぞれ格納される第1記憶手段
と、 前記各制御プログラムに含まれている一連の命令に
ついて、それぞれ、当該命令がオンラインにされるかオ
フラインにされるか否かを表すオンライン/オフライン
情報が格納される第2記憶手段と、 前記第1記憶手段に
格納されている制御プログラムを前記プラントごとに順
次読み出し、当該読み出した制御プログラムに含まれて
いる一連の命令を順次実行し、当該一連の命令の実行に
より得られた出力データを出力する実行手段と、 前記オ
ンライン/オフライン情報にオフライン設定がされてい
る命令用の入力データとしてテストデータが格納される
と共に、当該テストデータの入力による命令の実行結果
を格納されるオフラインメモリと、 前記オンライン/オ
フライン情報にオンライン設定がされている命令用の入
力データとして、前記各プラントからの実データが格納
されると共に、当該実データの入力による命令の実行結
果が、前記各プラントに与えられる制御データとして格
納されるオンラインメモリと、 前記実行手段による各命
令を実行に先立ち、当該命令に対応するオンライン/オ
フライン情報を参照し、当該オンライン/オフライン情
報にオンライン設定がされている場合には、前記実行手
段のアクセス先を前記オンラインメモリに切り替え、当
該オンライン/オフライン情報にオフライン設定がされ
ている場合には、前記実行手段のアクセス先を前記オフ
ラインメモリに切り替える切替手段を備えることを特徴
とする情報処理装置を提供する。
[0017] To solve the above problems, the present invention includes a plurality
Information processing device that controls the control program of the plant
Then, for each plant,
Storage means for storing respective control programs
And a series of instructions contained in each control program
Each time the instruction is brought online or
Online / Offline indicating whether or not to fly
A second storage unit in which information is stored; and a first storage unit.
The stored control programs are sequenced for each plant.
Next read, included in the read control program
Execution of a series of instructions
Executing means for outputting a more resultant output data, the O
Offline / offline information is set
Test data is stored as input data for instructions
And the execution result of the instruction by inputting the test data
And offline memory that is storing, the online / O
The input for the instruction set online in the fly line information
Actual data from each plant is stored as force data
And execute the instruction by inputting the actual data.
Results are stored as control data given to each plant.
Online memory to be stored and each command by the execution means
Before executing an instruction, the online /
Refer to the online information and check the online / offline information.
If the information is set to online,
Switch the access destination of the row to the online memory, and
The online / offline information is set to offline
The access destination of the execution means is off.
It is characterized by comprising switching means for switching to line memory
An information processing apparatus is provided.

【0018】本発明に係る情報処理装置によれば、(a)
実行手段が、前記第1記憶手段に格納されている制御プ
ログラムを前記プラントごとに順次読み出し、当該読み
出した制御プログラムに含まれている一連の命令を順次
実行し、当該一連の命令の実行により得られた出力デー
タを出力するが、(b)第2記憶手段に、前記各制御プロ
グラムに含まれている一連の命令について、それぞれ、
当該命令がオンラインにされるかオフラインにされるか
否かを表すオンライン/オフライン情報が格納されてお
り、(c)切替手段が、前記実行手段による各命令を実行
に先立ち、当該命令に対応するオンライン/オフライン
情報を参照して、当該オンライン/オフライン情報にオ
ンライン設定がされている場合には、前記実行手段のア
クセス先を前記オンラインメモリに切り替え、当該オン
ライン/オフライン情報にオフライン設定がされている
場合には、前記実行手段のアクセス先を前記オフライン
メモリに切り替える。これにより、(d)オフラインメモ
リには、前記オンライン/オフライン情報にオフライン
設定がされている命令実行結果(予め準備されていたテ
ストデータの入力による命令の実行結果)が、検証用デ
ータとして格納され、(e)オンラインメモリには、前記
オンライン/オフライン情報にオンライン設定がされて
いる命令の実行結果(プラントからの実データの入力に
よる命令の実行結果)、前記各プラントに与えられる制
御データとして格納される。 なお、オンラインメモリに
格納された制御データは、プラント入出力装置を介し
て、各プラントに与えられ、オフラインメモリに格納さ
れた検証用データは、プログラミング装置によりユーザ
に参照される。
According to the information processing apparatus of the present invention, (a)
Executing means for controlling the control program stored in the first storage means;
Program for each plant, and
A series of instructions contained in the issued control program
The output data obtained by executing the series of instructions.
(B) In the second storage means, each of the control programs is output.
For each set of instructions contained in the gram,
Whether the instruction is online or offline
Online / offline information indicating whether or not
(C) the switching means executes each instruction by the execution means
Prior to the online / offline corresponding to the instruction
Refer to the information and enter the online / offline information.
If the online setting has been made,
Switch the access destination to the online memory,
Offline setting is set in line / offline information
In this case, the access destination of the execution means is set to the offline
Switch to memory. As a result, (d) offline memo
Offline to the online / offline information
Command execution result that has been set (the previously prepared
Instruction execution result by inputting the
(E) in the online memory,
Online / offline information is set online
Command execution result (for actual data input from the plant)
Command execution result), the control given to each plant
It is stored as control data. In addition, in online memory
The stored control data is transmitted via the plant input / output device.
Given to each plant and stored in offline memory
The verification data is sent to the user by the programming device.
Referred to.

【0019】[0019]

【実施例】以下、本発明の一実施例を図面を参照して説
明する。
An embodiment of the present invention will be described below with reference to the drawings.

【0020】図1は本発明の一実施例に係る情報処理装
置であるプログラマブルコントローラの全体構成図であ
る。
FIG. 1 is an overall configuration diagram of a programmable controller which is an information processing apparatus according to one embodiment of the present invention.

【0021】(1)シーケンスプログラムメモリ4の各命
令ごとに対応した、該命令を強制ON/OFFさせるか
否かの情報を持った強制ON/OFF有効無効ビットメ
モリ6と、(2)上記ビットが有効なときは該命令を強制
ONあるいは強制OFFさせる情報(第1のデータ)を含
んだ強制ON/OFFビットメモリ5と、(3)強制ON
/OFF有効無効ビットメモリ6が有効のときには強制
ON/OFFビットメモリ5のデータを、無効のときに
はPIO(プロセス入出力装置)のデータをCPUへと、
データの切り替えを行う切り替え器3とを組み合わせる
ことによって、上記課題を解決することができる。
[0021] (1) corresponding to each instruction in the sequence program memory 4, the forced ON / OFF enable disable bit memory 6 having information on whether the force ON / OFF the instruction, (2) the bit Is valid, a forced ON / OFF bit memory 5 containing information (first data) for forcibly turning on or off the command; and (3) forced ON
/ OFF valid invalid bit when the memory 6 is enabled forced ON / OFF bit memory 5 data, to disable CPU data PIO (process input and output device) when the,
The above problem can be solved by combining with the switch 3 for switching data.

【0022】本発明は、シーケンスプログラムの各命令
毎に強制ON/OFF有効無効ビット、強制ON/OF
Fビットを付加することで、当該デバッグ中のタスク以
外に同一入出力点が含まれていても、該タスク中の入出
力点のON/OFFの影響を他のタスクに与えることが
無くなり、当該タスクのオンラインデバッグを容易に実
現することが出来る。
According to the present invention, a forced ON / OFF valid / invalid bit, a forced ON / OF
By adding the F bit, even if the same input / output point is included in a task other than the task being debugged, the influence of ON / OFF of the input / output point in the task is not given to other tasks. Online debugging of tasks can be easily realized.

【0023】図2は本発明の一実施例に係るプログラマ
ブルコントローラを有するシステムの全体構成図であ
る。このプログラマブルコントローラ(PC)1は、P
IO(プロセス入出力装置)8において、共通I/Fカ
ードを介してスイッチ9、PIOカード1を介してセン
サA10、モータA11、PIOカード2を介してセン
サB14、モータB15等と接続されている。よって本
例では、PIOカードを追加していくことにより既存の
プロセスを停止させることなく、新規のプロセスが増設
可能である。又、プログラマブルコントローラ1とPI
O8との間のデータの転送は、シリアル転送、パラレル
転送のどちらでも可能である。
FIG. 2 is an overall configuration diagram of a system having a programmable controller according to one embodiment of the present invention. This programmable controller (PC) 1 has P
An IO (process input / output device) 8 is connected to a switch 9 via a common I / F card, a sensor A10 and a motor A11 via a PIO card 1, a sensor B14 and a motor B15 via a PIO card 2, and the like. . Therefore, in this example, a new process can be added without stopping an existing process by adding a PIO card. Also, the programmable controller 1 and PI
Data transfer between O8 and O8 can be either serial transfer or parallel transfer.

【0024】また、モータA11、ベルトコンベアA1
2、センサA10は、以前よりある既存のプロセスであ
り、モータB15、ベルトコンベアB16、センサB1
4は、今回新たに増設したプロセスである。各プロセス
は、ベルトコンベアA12およびB16上にそれぞれ乗
っているBOXA13およびB17をそれぞれのセンサ
A10およびB14の下まで移動させることを目的とす
る。なお、ここで挙げたプログラムは、一例である。
The motor A11, the belt conveyor A1
2. The sensor A10 is an existing process that has existed before, and includes a motor B15, a belt conveyor B16, and a sensor B1.
4 is a process newly added this time. Each process aims at moving the BOXes 13 and B17 on the belt conveyors A12 and B16, respectively, below the respective sensors A10 and B14. Note that the programs listed here are examples.

【0025】図3は、図2の各プロセスのタスクをシー
ケンス回路で表したものである。タスクAのA接点X0
00は、スイッチ9によりオンされる。B接点X001
はセンサA10がBOXA13を検出するまでオンのま
まである。X000とX001がオンすると出力コイル
Y001がオンされモータA11を駆動し、ベルトコン
ベアA12が動きだす。センサA10がBOXA13を
検出するとB接点X001がオフされ、出力コイルY0
01がオフする。従ってモータA11は停止し、ベルト
コンベアA12も停止する。よってBOXA13はセン
サA10の下まで移動することが出来た。
FIG. 3 shows the task of each process in FIG. 2 in a sequence circuit. A contact X0 of task A
00 is turned on by the switch 9. B contact X001
Remains ON until the sensor A10 detects the BOX A13. When X000 and X001 are turned on, the output coil Y001 is turned on to drive the motor A11, and the belt conveyor A12 starts to move. When the sensor A10 detects the BOX A13, the contact B X001 is turned off and the output coil Y0
01 turns off. Therefore, the motor A11 stops, and the belt conveyor A12 also stops. Therefore, the BOX A 13 was able to move below the sensor A 10.

【0026】タスクBの動作も同様である。The operation of task B is similar.

【0027】図4はプログラミング装置7の表示部7b
に表示される表示形式の一例である。
FIG. 4 shows a display unit 7b of the programming device 7.
5 is an example of a display format displayed on the screen.

【0028】本実施例で新たに増設されたプロセスのタ
スクBをデバッグする為の詳細動作を図1により説明す
る。
A detailed operation for debugging task B of a newly added process in this embodiment will be described with reference to FIG.

【0029】(1)まず強制ON/OFFビットメモリ
5を初期化する為に、プログラミング装置7の操作部7
cよりCPU内のレジスタ2aをアクセスし、このレジ
スタ中の1ビットを設定することで強制ON/OFFビ
ットメモリ5は、全データが強制オフ側(本実施例では
0とする。)に設定される。
(1) First, in order to initialize the forced ON / OFF bit memory 5, the operation unit 7 of the programming device 7
By accessing the register 2a in the CPU from c and setting one bit in this register, all the data in the forced ON / OFF bit memory 5 is set to the forced off side (0 in this embodiment). You.

【0030】(2)プログラミング装置7の操作部7c
と表示部7bに図4のように表示されるタスクBのシー
ケンス回路図において強制ON/OFFさせたい命令、
本例ではA接点X000をキーイン、ライトペン、タッ
チパネル等の入力方式により選択し、強制ON/OFF
有効無効ビットメモリ6を有効側(本例では1とす
る。)に設定し、更に本実施例では該命令を強制ONし
たいので、強制ON/OFFビットメモリ5をON側
(本例では1とする。)に設定する。
(2) Operation section 7c of programming device 7
And a command to be forcibly turned on / off in the sequence circuit diagram of the task B displayed as shown in FIG.
In this example, the A contact X000 is selected by an input method such as a key-in, a light pen, a touch panel, etc., and is forcibly turned on / off.
Since the valid / invalid bit memory 6 is set to the valid side (1 in this example) and the instruction is to be forcibly turned on in this embodiment, the compulsory ON / OFF bit memory 5 is set to the ON side (1 and 1 in this example). Yes).

【0031】強制ON/OFF有効無効ビットメモリ6
及び強制ON/OFFビットメモリ5の入力は、強制O
N/OFFさせたい命令を選択すると図4に示すように
表示部7bに値を入力するためのスペースが現われ、そ
こに命令を選択したときと同様な入力方式により入力す
る。又強制ON/OFFさせる命令は複数個の選択が可
能である。
Forced ON / OFF valid / invalid bit memory 6
And the input of the compulsory ON / OFF bit memory 5 is compulsory O
When an instruction to be N / OFF is selected, a space for inputting a value appears on the display unit 7b as shown in FIG. 4, where the input is performed in the same input method as when the instruction is selected. A plurality of instructions for forcibly turning on / off can be selected.

【0032】設定値はプログラミング装置7の本体及び
CPUを介し、選択された命令に対応したアドレスの強
制ON/OFF有効無効ビットメモリ6、強制ON/O
FFビットメモリ5に書き込まれる。
The set value is transmitted to the forced ON / OFF valid / invalid bit memory 6 of the address corresponding to the selected instruction via the main body of the programming device 7 and the CPU, and the forced ON / O
The data is written to the FF bit memory 5.

【0033】強制ON/OFF有効無効ビットメモリ
6、強制ON/OFFビットメモリ5への設定は一命令
ごとに行なう。
The setting of the forced ON / OFF valid / invalid bit memory 6 and the forced ON / OFF bit memory 5 is performed for each instruction.

【0034】(3)設定値を確認したいときは(2)と
同様に、操作部7cと表示部7bに図4のように表示さ
れるタスクBのシーケンス回路図から確認したい命令を
選択することにより、強制ON/OFF有効無効ビット
メモリ6、強制ON/OFFビットメモリ5のデータが
CPU及びプログラミング装置7の本体を介し表示部7
bに表示され、又この値を訂正することも出来る。訂正
値の入力は(2)と同様に行なう。
(3) To confirm the set value, select the instruction to be confirmed from the sequence circuit diagram of task B displayed on the operation unit 7c and the display unit 7b as shown in FIG. 4, as in (2). As a result, the data of the forced ON / OFF valid / invalid bit memory 6 and the data of the forced ON / OFF bit memory 5 are transferred to the display unit 7 via the CPU and the main body of the programming device 7.
b and can also correct this value. The correction value is input in the same manner as in (2).

【0035】(4)上記にて設定されたデータは切り替
え器3により、強制ON/OFF有効無効ビットメモリ
6のデータが有効の時は、強制ON/OFFビットメモ
リ5のデータとANDされ、無効の時はPIOのデータ
とANDされる。この両者のANDの結果をORしたデ
ータをデータバスに流しているので、CPUがシーケン
スプログラムの各命令を順に実行していくと、CPUは
強制ON/OFF有効無効ビットメモリ6のデータによ
り強制ON/OFFビットメモリ5或いはPIOのデー
タを受け取ることになり、このデータにより処理を実行
していく。
(4) When the data in the forced ON / OFF valid / invalid bit memory 6 is valid, the data set in the above is ANDed with the data in the forced ON / OFF bit memory 5 when the data in the valid / invalid bit memory 6 is valid. Is ANDed with the PIO data. Since the data obtained by ORing the results of the two ANDs is sent to the data bus, when the CPU sequentially executes each instruction of the sequence program, the CPU forcibly turns ON by the data of the forced ON / OFF valid / invalid bit memory 6. The data of the / OFF bit memory 5 or the PIO is received, and the processing is executed based on this data.

【0036】従って本例では、CPUがシーケンスプロ
グラムの命令を順に実行していくと、タスクBのA接点
X000は強制ON/OFF有効無効ビットメモリ6の
データがONの為、強制ON/OFFビットメモリ5の
データにより強制ONされることになり、タスクAのA
接点X000の動作とは無関係にタスクBのオンライン
デバッグが可能となる。
Therefore, in this example, when the CPU sequentially executes the instructions of the sequence program, the A contact X000 of the task B has the forced ON / OFF valid / invalid bit because the data in the memory 6 is ON. It is forcibly turned on by the data in the memory 5, and the task A
The task B can be online debugged irrespective of the operation of the contact X000.

【0037】他の実施例を図5に示す。Another embodiment is shown in FIG.

【0038】図5は、制御部へ設定値と制御対象からの
フィードバック値を入力することにより制御対象を制御
し、又制御部の出力と制御対象のフィードバック値によ
り故障診断を行なう診断部を備えた制御系である。
FIG. 5 is provided with a diagnosing unit for controlling a controlled object by inputting a set value and a feedback value from the controlled object to the control unit, and performing a fault diagnosis based on an output of the control unit and a feedback value of the controlled object. Control system.

【0039】図6は制御部タスクと診断部タスクのシー
ケンス回路図例である。制御部タスクはA接点X00
0,X001,X002がONした時にコイルR001
がONする。同様にA接点X000,X003,X00
4がONした時にコイルR002がONする。更にA接
点X000,X005,X006がONした時にコイル
R003はONする。
FIG. 6 is an example of a sequence circuit diagram of the control section task and the diagnosis section task. The control unit task is A contact X00
When 0, X001 and X002 are turned on, the coil R001
Turns ON. Similarly, A contacts X000, X003, X00
When the switch 4 is turned on, the coil R002 turns on. Further, when the A contacts X000, X005, X006 are turned on, the coil R003 is turned on.

【0040】診断部タスクはB接点X000がONし、
更にA接点R001がONすればエラーコイルY001
がON、A接点R002がONすればエラーコイルY0
02がON、A接点R003がONすればエラーコイル
Y003がONされる。ここでY001,Y002,Y
003はそれぞれエラー信号をON/OFFする。
The diagnosis section task turns ON the contact B X000,
Further, if the A contact R001 turns on, the error coil Y001
Is ON, and if the A contact R002 is ON, the error coil Y0
When 02 is turned on and A contact R003 is turned on, error coil Y003 is turned on. Where Y001, Y002, Y
Reference numeral 003 turns on / off the error signal.

【0041】通常、診断部タスクのB接点X000はO
Nしていないのでエラー信号は出力されない。しかし、
もし異常があった場合にエラー信号が正常に出力される
か確認したいような場合がある。その為には診断部タス
クのB接点X000をONしなければならず、そうする
と制御部タスクのA接点X000はOFFしてしまい、
制御部タスクは停止してしまう。制御部タスクを通常動
作させたまま、診断部タスクの動作確認をしたい時に本
発明を利用すれば、上記の実施例と同様に診断部タスク
のB接点X000を制御部タスクのA接点X000の動
作に関係無く強制ON/OFFする事が出来、診断部タ
スクの動作確認が可能となる。
Normally, the B contact X000 of the diagnosis section task is O
No error signal is output because N is not performed. But,
If there is an abnormality, there may be a case where it is desired to check whether an error signal is output normally. For that purpose, the B contact X000 of the diagnosis unit task must be turned on, and in this case, the A contact X000 of the control unit task will be turned off,
The control unit task stops. If the present invention is used when it is desired to confirm the operation of the diagnosis unit task while the control unit task is operating normally, the B contact X000 of the diagnosis unit task is changed to the operation of the A contact X000 of the control unit task as in the above embodiment. Can be forcibly turned ON / OFF irrespective of the operation, and the operation of the diagnosis unit task can be confirmed.

【0042】本実施例によれば、マルチタスク方式のラ
ダープログラムのオンラインデバッグがタスク毎に、該
タスク以外との共通入出力点の有無に関係なく容易に実
行することができる。
According to this embodiment, online debugging of a multitask ladder program can be easily executed for each task regardless of the presence or absence of a common input / output point with other tasks.

【0043】本実施例によれば、実際の制御系に影響を
与えずに故障診断のプログラムなど通常は使用されてい
ないようなプログラムについても、動作確認、デバッグ
等を行なう事が出来る。
According to this embodiment, it is possible to check the operation, debug, and the like of a program that is not normally used, such as a failure diagnosis program, without affecting the actual control system.

【0044】他の実施例を図7により説明する。図7
は、本発明の一実施例に係るプロセスコントローラ51
と、制御プログラム、オフラインメモリデータの書込み
読み出しを行うプログラミング装置52、制御対象とし
て既設プラントA66a,B66bと増設プラントC6
6cよりなるシステムである。プロセスコントローラ5
1は、プラント制御プログラムを逐次読み出し実行する
中央処理装置(CPU)53と、CPU53とCPUバス
54を介して接続されるプラント制御プログラム格納メ
モリ55(以下プログラムメモリ)と、オンライン/オフ
ライン切替フラグ格納メモリ56(以下フラグメモリ)
と、CPUバス54およびフラグメモリデータ61より
バスバッファ81,82に対しオンライン/オフライン
制御信号62を出力するオンライン/オフライン切替制
御部57(以下切替制御部)と、バッファ81,82を介
しCPUバス54に接続されるオンラインメモリ59
と、オフラインメモリ60より構成される。CPU53
には、実際の記憶部およびプロセス入出力装置の他、
辺素子、機器、装置等が接続されているが、図7には、
それら接続機器を代表して、オンラインメモリ59を示
してある。
Another embodiment will be described with reference to FIG. FIG.
Is a process controller 51 according to an embodiment of the present invention.
And a programming device 52 for writing / reading a control program and offline memory data. Existing plants A 66 a and B 66 b and an extension plant C 6
6c. Process controller 5
1 is a central processing unit (CPU) 53 for sequentially reading and executing a plant control program, a plant control program storage memory 55 (hereinafter, program memory) connected to the CPU 53 via the CPU bus 54, and an online / offline switching flag storage. Memory 56 (flag memory)
An online / offline switching control unit 57 (hereinafter referred to as a switching control unit) for outputting an online / offline control signal 62 to the bus buffers 81 and 82 from the CPU bus 54 and the flag memory data 61; Online memory 59 connected to 54
And an offline memory 60. CPU53
Is connected to peripheral elements, devices, devices, and the like in addition to the actual storage unit and the process input / output device .
On- line memory 59 is shown on behalf of those connected devices.
I have.

【0045】ここでプログラムメモリ55は、プラント
A66a及びB66bと増設によりデバッグ作業を必要
とするプラントC66c用の制御プログラムが混在し、
プログラムステップ1〜4の内ステップ2がプラントC
66c用制御プログラムでデバッグが必要であり、ステ
ップ1はプラントA66a、ステップ3,4はプラント
B66b用の制御プログラムとし、次にフラグメモリ5
6は、プログラムメモリ55の各ステップに対応したオ
ンライン/オフライン切替フラグを持ち、フラグのアド
レスは、プログラムメモリ55の格納アドレスに対応す
るものとする。またフラグメモリ56のデータについて
は、0はオンライン、1はオフラインとする。
Here, in the program memory 55, control programs for the plants A 66a and B 66b and the plant C 66c which requires debugging work by extension are mixed.
Step 2 of program steps 1-4 is plant C
Step 1 is a control program for the plant A 66a, steps 3 and 4 are control programs for the plant B 66b, and the flag memory 5
6 has an online / offline switching flag corresponding to each step of the program memory 55, and the address of the flag corresponds to the storage address of the program memory 55. Regarding the data in the flag memory 56, 0 is online and 1 is offline.

【0046】中央処理装置53は命令を逐次読み出し実
行する為プログラムメモリ5のプログラムステップ1を
読み込む。この時プログラムステップ1に対応したフラ
グメモリ56のデータは0、すなわちオンラインである
ため切替制御部57はオンラインバスバッファ81をイ
ネーブルにする。次に命令を実行する段階ではオンライ
ンバスバッファ81はイネーブルとなっているのでオン
ラインメモリ59へのデータの読み出し書き込み、また
はプロセス入出力装置65を介し、プラントA66aを
制御することができる。次に中央処理装置53はプログ
ラムメモリ55のプログラムステップ2を読み込む。こ
の時プログラムステップ2に対応したフラグメモリ56
のデータは1、すなわちオフラインであるため切替制御
部57は、オフラインバスバッファ82をイネーブルと
し、オンラインバスバッファ81をディセーブルにす
る。そして中央処理装置53が読み込んだ命令に従い実
行を開始する時には、バスバッファの設定は完了してい
るため,オフラインバスバッファ82を介し、オフライ
ンメモリ60に対し読出し書込みが可能となる。
The central processing unit 53 reads program step 1 of the program memory 5 to sequentially read and execute the instructions. At this time, since the data in the flag memory 56 corresponding to the program step 1 is 0, that is, online, the switching control unit 57 enables the online bus buffer 81. At the next instruction execution stage, the online bus buffer 81 is enabled, so that the plant A 66a can be controlled via the data read / write to the online memory 59 or the process input / output device 65. Next, the central processing unit 53 reads the program step 2 of the program memory 55. At this time, the flag memory 56 corresponding to the program step 2
Is 1, that is, offline, the switching control unit 57 enables the offline bus buffer 82 and disables the online bus buffer 81. When execution is started according to the instruction read by the central processing unit 53, the setting of the bus buffer has been completed, so that reading and writing to the offline memory 60 via the offline bus buffer 82 becomes possible.

【0047】また、プログラミング装置52は、CPU
53を介しオンライン/オフラインの切替を切替制御部
57に対し設定を行ない、オンラインメモリ(プロセス
入出力装置)59とオフラインメモリ60のどちらにも
アクセス可能とする事で、オフラインメモリ60を用い
て、デバッグ対象プログラムへのデータを操作したり、
該プログラムの出力の検証を行なえるためデバッグ作業
の効率向上が図れ、また、デバッグの終了したプログラ
ムは、随時オンライン化していくことでプラント立上げ
時間が大幅に短縮できる。
The programming device 52 includes a CPU
By setting the online / offline switching via the switch 53 to the switching control unit 57 so that both the online memory (process input / output device) 59 and the offline memory 60 can be accessed, the offline memory 60 is used. Manipulate data to the debuggee program,
Since the output of the program can be verified, the efficiency of the debugging operation can be improved, and the program that has been debugged can be brought online at any time, thereby greatly reducing the plant startup time.

【0048】上記発明を実プラントに用いた実施例を図
9に示す。
FIG. 9 shows an embodiment in which the above invention is applied to an actual plant.

【0049】図9は、既設プラント(ライン)である組
立てラインに対し、試験プラントを増設した例を示した
ものである。
FIG. 9 shows an example in which a test plant is added to an assembly line which is an existing plant (line).

【0050】既設組立てプラント(ライン)は、起動ス
イッチ28、モータA21、ベルトコンベアA23、組
立てロボット67、組立て位置決めセンサ69、終了ラ
ンプ20により構成され、該構成要素はプロセス入出力
65aを介し、プロセスコントローラ51内に取り込ま
れる。
The existing assembly plant (line) is composed of a start switch 28, a motor A21, a belt conveyor A23, an assembly robot 67, an assembly positioning sensor 69, and an end lamp 20, and these components are processed through a process input / output 65a. It is taken into the controller 51.

【0051】これらの制御プログラムの1例を図10に
示す。
FIG. 10 shows an example of these control programs.

【0052】制御の概略は、モータA21をONし、組
立て対象68を組立て位置決めセンサ69下まで移動
し、該組立て対象に部品を組立てロボット67によって
組込み、組み込み終了時点で終了ランプ20を点灯させ
る。
The outline of the control is as follows. The motor A21 is turned on, the assembly object 68 is moved below the assembly positioning sensor 69, the parts are assembled into the assembly object by the robot 67, and the end lamp 20 is turned on when the assembly is completed.

【0053】該組立て制御の流れを制御プログラムの1
例である図10により説明すると、起動スイッチ28X
000をONすることでプロセス入出力装置65aを介
しプログラム中のa接点X000がONし、これにつな
がるコイルY000を励磁する。これにより、モータA
21が起動し、組立て位置決めセンサ69下まで移動す
ると、センサ信号であるa接点X001がONする。こ
れによってコイルR000が励磁され、自己保持中であ
ったY000(モータON)に対して、b接点R000
をOFFし、Y000(モータON)もOFFとする。
The flow of the assembly control is described by a control program 1
Referring to FIG. 10, which is an example, the activation switch 28X
Turning on 000 turns on the a contact X000 in the program via the process input / output device 65a to excite the coil Y000 connected to it. Thereby, the motor A
When 21 starts and moves to below the assembly positioning sensor 69, the contact X001, which is a sensor signal, turns ON. As a result, the coil R000 is excited, and the Y-contact (motor ON) during self-holding is brought into contact with the b contact R000.
Is turned off, and Y000 (motor ON) is also turned off.

【0054】又、X001(センサ信号)がONするこ
とで組立てロボット動作開始信号コイルY100が励磁
され、組立てロボット67が動作し始める。組立てロボ
ット67が動作終了すると、信号X100によりR00
1が励磁され、b接点R001をOFFし、組立てロボ
ット開始信号Y000をOFFし、組立てロボット67
の動作を終了させる。更にY001を励磁して、終了ラ
ンプ20を点灯させる。
When X001 (sensor signal) is turned on, the assembling robot operation start signal coil Y100 is excited, and the assembling robot 67 starts operating. When the operation of the assembling robot 67 is completed, the signal X100 indicates R00.
1 is excited, the b-contact R001 is turned off, the assembly robot start signal Y000 is turned off, and the assembly robot 67 is turned off.
The operation of is ended. Further, the end lamp 20 is turned on by exciting Y001.

【0055】試験装置25が完成するまでは、終了ラン
プ20を人が見て、人手試験を行ない梱包後出荷する。
Until the test apparatus 25 is completed, the end lamp 20 is viewed by a person, subjected to a manual test, and packed and shipped.

【0056】上記プロセス制御(自動組立て及び、人手
検査)は、次に説明する試験装置25増設及び該試験装
置用制御プログラム完成まで行ない、試験装置25増設
中あるいは該試験装置用プログラムデバッグ中に於いて
も、停止してはならない状態にあるとする。
The above-described process control (automatic assembly and manual inspection) is performed until the test apparatus 25 is added and the control program for the test apparatus described below is completed, and during the test apparatus 25 is added or the test apparatus program is debugged. Even if it is, it is assumed that it must not be stopped.

【0057】次に増設プラントについて説明する。制御
の概略は、組立てプラント(ライン)の組立て終了時点
で該組立てプラント用モータA21と試験プラント用モ
ータB22を動作させ、対象物を試験装置用センサ26
の下まで移動後、試験装置25で試験終了後合格ランプ
27を点灯させる。
Next, the expansion plant will be described. The outline of the control is as follows. At the end of the assembly of the assembly plant (line), the assembling plant motor A21 and the test plant motor B22 are operated, and the test object sensor 26
After the test, the pass lamp 27 is turned on after the test is completed by the test apparatus 25.

【0058】上記動作をプログラム例図5に従って説明
すると、既設組立てプロセス(ライン)の組立て終了信
号であるX100をa接点により取り込み、組立てプロ
セス(ライン)のモータA21をコイルY000、試験
プロセス(ライン)のモータB22をコイルY010を
励磁することで両ベルトコンベアA23,B24を動作
させ、試験装置センサ26X002がONするまで両モ
ータA21,B22を動作させる。センサ26が対象物
を検出し試験装置25下まで対象物を移動するとコイル
R003が励磁され、b接点R003によって、コイル
Y000及びY010がOFFし、モータA21,B2
2が停止する。試験装置25が試験を終了するとa接点
X100がONし、コイルY011が励磁され、合格ラ
ンプ27が点灯する。
The above-mentioned operation will be described with reference to a program example shown in FIG. 5. X100 which is an assembling end signal of the existing assembling process (line) is fetched by a contact a, the motor A21 in the assembling process (line) is turned into the coil Y000, the test process (line). By exciting the coil Y010 of the motor B22, both belt conveyors A23 and B24 are operated, and both motors A21 and B22 are operated until the test device sensor 26X002 is turned on. When the sensor 26 detects the object and moves the object under the test device 25, the coil R003 is excited, and the coils Y000 and Y010 are turned off by the b-contact R003, and the motors A21 and B2 are turned off.
2 stops. When the test device 25 completes the test, the a contact X100 is turned on, the coil Y011 is excited, and the pass lamp 27 is turned on.

【0059】ここで問題となるのは、上述の組立てプラ
ント(ライン)と試験プラント(ライン)のプログラム
図10と図11でX100及びY000は、両プログラ
ムに使用しており、従来技術はプロセス入出力のアドレ
ス単位で設定する為、X100をオフラインとしたとす
ると、増設する試験プラント用制御プログラムのデバッ
グに伴ない、組立てプラントの動作終了も一緒にオフラ
インとなり、オフラインのデータを勝手にON,OFF
すると、オンライン中(稼動中)のプラント、ここでは
組立てプラントが、実制御に合わない終了信号を出力し
てしまう。
The problem here is that the above-mentioned assembly plant (line) and test plant (line) programs are used. In FIGS. 10 and 11, X100 and Y000 are used for both programs. Since the output is set in address units, if X100 is taken off-line, the operation of the assembling plant is also taken off-line along with the debugging of the control program for the test plant to be added, and the off-line data is turned on and off without permission.
Then, the plant that is online (operating), in this case, the assembly plant, outputs an end signal that does not match the actual control.

【0060】本実施例では、プログラムのステップ毎に
オンライン、オフラインを指定できるので、同一の入出
力アドレスであっても個別にオンライン、オフラインの
指定ができ、図11の様に試験プラントのX100,Y
000の命令を格納したプログラムステップに対応した
フラグメモリの位置にオフラインビットをセットするこ
とで実施できる。但しフラグメモリは“0”でオンライ
ン“1”でオフラインとする。
In this embodiment, online and offline can be specified for each step of the program, so that online and offline can be individually specified even with the same input / output address. As shown in FIG. Y
000 instructions can be implemented by setting an off-line bit at the position of the flag memory corresponding to the program step storing the 000 instruction. However, the flag memory is "0", online "1", and offline.

【0061】本実施例の効果の1つは、1台で複数のプ
ラントを制御するプロセスコントローラにおいてプラン
トの増設、改修等により、当該プラント制御プログラム
のデバッグが必要となった場合、当該プラント以外のプ
ラントに影響を与えることなく、当該プラントの制御プ
ログラムのみをオフライン化し、オフラインメモリにデ
ータを格納し、プログラミング装置等のデバッグ機器に
より検証、操作を行なうことで、デバッグ作業の効率向
上を図り、更に、デバッグの終了した該制御プログラム
を随時、オンライン化していくことで、増設、改修プラ
ントの立上げ時間の大幅な短縮ができる。
One of the effects of the present embodiment is that if a process controller for controlling a plurality of plants by one unit requires debugging of the plant control program due to the addition or repair of the plant, the control of a plant other than the plant concerned is required. By taking only the control program of the plant offline without affecting the plant, storing the data in the offline memory, and verifying and operating with a debugging device such as a programming device, the efficiency of the debugging work is improved. By bringing the debugged control program online at any time, the start-up time of an extension or repair plant can be significantly reduced.

【0062】本実施例の効果の2つめは図8に示すよう
に従来方式と比較してプログラム実行時間の短縮が図れ
る点にある。以下詳細に説明する。
The second effect of this embodiment is that the program execution time can be reduced as compared with the conventional method as shown in FIG. This will be described in detail below.

【0063】従来方式においては中央処理装置の送出す
るアドレスにより、オンライン/オフラインの切替フラ
グ抽出を行なっているため命令実行には次の手順が必要
となる。先ず、中央処理装置はプログラムメモリより命
令を読み込む、そしてその命令を実行する段階でアドレ
スのデコードを行ない、オンライン/オフライン切替フ
ラグを抽出し、オンライン/オフライン切替を行なった
あと実際の命令実行に移るためプログラム実行時間が増
大するという問題があった。それを、本実施例によれ
ば、中央処理装置がプログラムメモリより命令を読込む
のと同時にオンライン/オフライン切替フラグの抽出
と、切替を行なってしまうため、命令の実行時間に影響
を与えることなくプログラム実行時間を最短にすること
ができる。
In the conventional system, the on-line / off-line switching flag is extracted based on the address sent from the central processing unit, so that the following procedure is required for executing the instruction. First, the central processing unit reads an instruction from the program memory, decodes an address at the stage of executing the instruction, extracts an online / offline switching flag, performs online / offline switching, and then proceeds to actual instruction execution. Therefore, there is a problem that the program execution time increases. According to this embodiment, since the central processing unit reads the instruction from the program memory and simultaneously extracts and switches the online / offline switching flag, the execution time of the instruction is not affected. Program execution time can be minimized.

【0064】本実施例の3つめの効果として、1台のプ
ロセスコントローラにて複数のプラントを制御するシス
テムにおいて、制御対象プラントの増設、改修等により
当該制御プログラムのデバッグ作業が必要となった際
に、既設のプラントと増設、改修等のプラントとの間に
共有メモリを媒体としてデータの受け渡しがあった場
合、従来方式ではアドレスによりオンライン/オフライ
ンを決定しているため、同一アドレス間のオンライン/
オフライン切替ができずデバッグに関係ないプラントも
停止させて、制御プログラムのデバッグを行なう必要が
あったが、本実施例によりプログラムの各ステップ毎に
オンライン/オフライン切替可能なため、同一アドレス
であっても、プログラムのステップが異なればオンライ
ン/オフライン切替可能とすることで、他プラントに影
響を与えずに当該プラントのみのデバッグ作業を可能と
したことにある。
As a third effect of the present embodiment, in a system in which a single process controller controls a plurality of plants, when the control program needs to be debugged due to expansion or repair of a plant to be controlled. In the case where data is exchanged between an existing plant and a plant such as an extension or renovation plant using a shared memory as a medium, the online / offline is determined by an address in the conventional method.
Although it was necessary to stop the plant not involved in debugging because of the inability to switch off-line and debug the control program, the on-line / off-line switching can be performed for each step of the program according to the present embodiment. Another object of the present invention is to make it possible to switch between online and offline if the steps of the program are different, thereby enabling debugging work only on the relevant plant without affecting other plants.

【0065】なお、本発明においては、プログラムが処
理する命令および上記命令の有効、無効に関する情報を
格納しておく記憶手段と、上記プログラムを実行する処
理装置と、上記命令の有効、無効に関する情報により、
有効なときは上記命令を上記処理装置に送り、無効なと
きは、上記命令をスキップさせる切り換え部とを有し、
上記処理装置は、送られてきた上記命令を処理すること
としても良い。この時は、用意するデータを減らすこと
ができる。また、上述のように、逐一命令を実行するこ
とが無いため、実行速度が早くなる。
In the present invention, a storage means for storing an instruction to be processed by a program and information on the validity / invalidity of the instruction, a processing device for executing the program, and information on the validity / invalidity of the instruction By
A switching unit that, when valid, sends the instruction to the processing device, and when invalid, skips the instruction;
The processing device may process the sent command. In this case, the number of data to be prepared can be reduced. Further, as described above, since the instructions are not executed one by one, the execution speed is increased.

【0066】[0066]

【発明の効果】本発明に選れば、タスク間またはプロセ
ス間で、互いに影響を与えること無くデバッグができる
情報処理装置を提供できる。
According to the present invention, it is possible to provide an information processing apparatus capable of performing debugging between tasks or processes without affecting each other.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るプログラマブルコントローラの構
成図。
FIG. 1 is a configuration diagram of a programmable controller according to the present invention.

【図2】本発明の一実施例に係るプログラマブルコント
ローラを含むシステムの全体構成図。
FIG. 2 is an overall configuration diagram of a system including a programmable controller according to one embodiment of the present invention.

【図3】図2に係るプログラムの説明図。FIG. 3 is an explanatory diagram of a program according to FIG. 2;

【図4】図2に係るプログラミング装置の表示部の表示
形式の説明図。
FIG. 4 is an explanatory diagram of a display format of a display unit of the programming device according to FIG. 2;

【図5】本発明の一実施例に係る制御系の全体構成図。FIG. 5 is an overall configuration diagram of a control system according to an embodiment of the present invention.

【図6】図5に係るプログラムの説明図。FIG. 6 is an explanatory diagram of a program according to FIG. 5;

【図7】発明のプロセスコントローラとプログラミング
装置、プラントとの接続構成の説明図。
FIG. 7 is an explanatory diagram of a connection configuration between a process controller, a programming device, and a plant according to the present invention.

【図8】従来方式によるプログラム実行時間と今回発明
方式によるプログラム実行時間を比較した説明図。
FIG. 8 is an explanatory diagram comparing a program execution time according to the conventional method and a program execution time according to the present invention method.

【図9】本発明方式を採用したシステム構成図。FIG. 9 is a system configuration diagram adopting the method of the present invention.

【図10】図9における組立てラインのプログラム例の
説明図。
FIG. 10 is an explanatory diagram of a program example of an assembly line in FIG. 9;

【図11】図9における試験ラインのプログラム例の説
明図。
FIG. 11 is an explanatory diagram of an example of a test line program in FIG. 9;

【符号の説明】[Explanation of symbols]

1 プログラマブルコントローラ 2 CPU(中央処理装置) 2a レジスタ 3 切り替え器 4 シーケンスプログラムメモリ部 5 強制ON/OFFビットメモリ部 6 強制ON/OFF有効無効ビットメモリ部 7 プログラミング装置 7a 本体 7b 表示部 7c 操作部 8 PIO(プロセス入出力制御装置) 9 スイッチ 10 センサA 11 モータA 12 ベルトコンベアA 13 BOXA 14 センサB 15 モータB 16 ベルトコンベアB 17 BOXB 20 組立て終了ランプ 21 モータA 22 モータB 23 ベルトコンベアA 24 ベルトコンベアB 25 試験装置 26 試験センサ 27 合格ランプ 28 起動スイッチ 51 プロセスコントローラ 52 プログラミング装置 53 中央処理装置(CPU) 54 CPUバス 55 プラント制御用プログラム格納メモリ 56 オンライン/オフライン切替フラグ記憶メモリ 57 オンライン/オフライン切替制御部 59 オンラインメモリ 60 オフラインメモリ 61 オンライン/オフライン切替信号 62 オンライン/オフライン切替制御信号 63 オンラインバス 64 オフラインバス 65 プロセス入出力装置 66 制御対象プラント(A,B,C) 67 組立てロボット 68 組立て対象 69 組立て位置決めセンサ 81 オンラインバスバッファ 82 オフラインバスバッファ Reference Signs List 1 Programmable controller 2 CPU (central processing unit) 2a Register 3 Switcher 4 Sequence program memory unit 5 Forced ON / OFF bit memory unit 6 Forced ON / OFF valid / invalid bit memory unit 7 Programming device 7a Main unit 7b Display unit 7c Operation unit 8 PIO (Process Input / Output Control Device) 9 Switch 10 Sensor A 11 Motor A 12 Belt Conveyor A 13 BOXA 14 Sensor B 15 Motor B 16 Belt Conveyor B 17 BOXB 20 Assembly End Lamp 21 Motor A 22 Motor B 23 Belt Conveyor A 24 Belt Conveyor B 25 Test device 26 Test sensor 27 Pass lamp 28 Start switch 51 Process controller 52 Programming device 53 Central processing unit (CPU) 54 CPU bus 55 Plant Control program storage memory 56 Online / offline switching flag storage memory 57 Online / offline switching control unit 59 Online memory 60 Offline memory 61 Online / offline switching signal 62 Online / offline switching control signal 63 Online bus 64 Offline bus 65 Process input / output device 66 Controlled plants (A, B, C) 67 Assembly robot 68 Assembly target 69 Assembly positioning sensor 81 Online bus buffer 82 Offline bus buffer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI G06F 11/22 310 G05B 15/02 Z 11/28 19/05 Z (72)発明者 小林 光明 茨城県日立市大みか町五丁目2番1号 株式会社 日立製作所 大みか工場内 (72)発明者 渡部 隆一 茨城県日立市大みか町五丁目2番1号 日立プロセスコンピュータエンジニアリ ング株式会社 (72)発明者 長山 久雄 茨城県日立市大みか町五丁目2番1号 日立プロセスコンピュータエンジニアリ ング株式会社 (56)参考文献 特開 昭63−292301(JP,A) 特開 昭63−223903(JP,A) 特開 平2−151902(JP,A) 特開 昭63−159905(JP,A) 特開 平2−184902(JP,A) (58)調査した分野(Int.Cl.6,DB名) G06F 9/46 G06F 11/22 G06F 11/28 G06F 9/32 G05B 23/02 G05B 15/02 G05B 19/02 G05B 19/05 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI G06F 11/22 310 G05B 15/02 Z 11/28 19/05 Z (72) Inventor Mitsuaki Kobayashi 5-chome, Omika-cho, Hitachi City, Ibaraki Prefecture No. 1 Hitachi, Ltd. Omika Plant (72) Inventor Ryuichi Watanabe 5-2-1 Omika-cho, Hitachi City, Ibaraki Prefecture Hitachi Process Computer Engineering Co., Ltd. (72) Inventor Hisao Nagayama Omika, Hitachi City, Ibaraki Prefecture 5-2-1 Cho, Hitachi Process Computer Engineering Co., Ltd. (56) References JP-A-63-292301 (JP, A) JP-A-63-223903 (JP, A) JP-A-2-151902 (JP) JP-A-63-159905 (JP, A) JP-A-2-184902 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) G06F 9/46 G06F 1 1/22 G06F 11/28 G06F 9/32 G05B 23/02 G05B 15/02 G05B 19/02 G05B 19/05

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】複数のプラントの制御プログラムを制御す
情報処理装置であって、前記各プラントごとに、それぞれ、当該プラントの制御
プログラムがそれぞれ格納される第1記憶手段と、 前記各制御プログラムに含まれている一連の命令につい
て、それぞれ、当該命令がオンラインにされるかオフラ
インにされるか否かを表すオンライン/オフライン情報
が格納される第2記憶手段と、 前記第1記憶手段に格納されている制御プログラムを順
次読み出し、当該読み出した制御プログラムに含まれて
いる一連の命令を順次実行し、当該一連の命令の実行に
より得られた出力データを出力する実行手段と、 前記オンライン/オフライン情報にオフライン設定がさ
れている命令用の入力データとしてテストデータが格納
されると共に、当該テストデータの入力による命令の実
行結果を格納されるオフラインメモリと、 前記オンライン/オフライン情報にオンライン設定がさ
れている命令用の入力データとして、前記各プラントか
らの実データが格納されると共に、当該実データの入力
による命令の実行結果が、前記各プラントに与えられる
制御データとして格納されるオンラインメモリと、 前記実行手段による各命令を実行に先立ち、当該命令に
対応するオンライン/オフライン情報を参照し、当該オ
ンライン/オフライン情報にオンライン設定がされてい
る場合には、前記実行手段のアクセス先を前記オンライ
ンメモリに切り替え、当該オンライン/オフライン情報
にオフライン設定がされている場合には、前記実行手段
のアクセス先を前記オフラインメモリに切り替える切替
手段を備える ことを特徴とする情報処理装置。
1. A control program for controlling a plurality of plants.
An information processing apparatus for controlling each of the plants,
A first storage unit in which the programs are stored, and a series of instructions included in each of the control programs.
The instruction is online or offline, respectively.
Online / offline information indicating whether or not the user is
Are sequentially stored in the second storage unit in which is stored the control program stored in the first storage unit.
Next read, included in the read control program
Execution of a series of instructions
Executing means for outputting the obtained output data; and setting the offline information in the online / offline information.
Test data is stored as input data for the instruction
And execute the instruction by inputting the test data.
Offline memory for storing row results and online setting in the online / offline information
The input data for the command
These actual data are stored and input of the actual data
Is given to each of the plants.
An on-line memory stored as control data and, prior to execution of each instruction by the execution means,
Refer to the corresponding online / offline information and
Online / offline information is set to online
The access destination of the execution means is
Switch to online memory, and the relevant online / offline information
If the offline setting has been made to the
To switch the access destination of the device to the offline memory
The information processing apparatus comprising means.
JP4074505A 1992-03-30 1992-03-30 Information processing device Expired - Lifetime JP2938263B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4074505A JP2938263B2 (en) 1992-03-30 1992-03-30 Information processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4074505A JP2938263B2 (en) 1992-03-30 1992-03-30 Information processing device

Publications (2)

Publication Number Publication Date
JPH05282163A JPH05282163A (en) 1993-10-29
JP2938263B2 true JP2938263B2 (en) 1999-08-23

Family

ID=13549250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4074505A Expired - Lifetime JP2938263B2 (en) 1992-03-30 1992-03-30 Information processing device

Country Status (1)

Country Link
JP (1) JP2938263B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210141888A (en) * 2020-05-15 2021-11-23 재단법인대구경북과학기술원 Device and Method for managing DRAM power

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0895611A (en) * 1994-09-28 1996-04-12 Toshiba Corp Programmable controller and its maintenance tool
JPH09330101A (en) * 1996-06-13 1997-12-22 Kokusai Chodendo Sangyo Gijutsu Kenkyu Center Unit and method for control
JP5207310B2 (en) * 2009-04-08 2013-06-12 株式会社日立製作所 Control device for plant monitoring and control system
JP2011022838A (en) * 2009-07-16 2011-02-03 Yokogawa Electric Corp Debug device and ladder program verification method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210141888A (en) * 2020-05-15 2021-11-23 재단법인대구경북과학기술원 Device and Method for managing DRAM power
KR102495756B1 (en) 2020-05-15 2023-02-03 재단법인 대구경북과학기술원 Device and Method for managing DRAM power

Also Published As

Publication number Publication date
JPH05282163A (en) 1993-10-29

Similar Documents

Publication Publication Date Title
CA1131365A (en) Programmable controller with data archive
JP2938263B2 (en) Information processing device
EP0447685B1 (en) Programmable controller
US6279104B1 (en) Debugging system for parallel processed program and debugging method thereof
JP3068713B2 (en) Extended storage device maintenance controller
KR19980019215A (en) Microcomputer with self-diagnostic unit
JP2854248B2 (en) Programmable controller
JPS644211B2 (en)
JP2820889B2 (en) controller
JPH07253876A (en) Program generating device
JPS619708A (en) Fault checking method of industrial robot
JPS62103738A (en) Programmable controller
JPS61134850A (en) Debugging method of subsequent processor
JP2003015706A (en) Controller
JP3231864B2 (en) Task degeneration management device
JPH0346920B2 (en)
JPS63254501A (en) Sequence controller
JPH0315948A (en) Address bus test system
JPH0233178B2 (en)
JPS61195435A (en) Evaluation testing instrument
JP2002297415A (en) Electronic control device and recording medium
JPS58125154A (en) State hysteresis storing system
JPH01266642A (en) Memory controller
JPS6093519A (en) Simulating device for process input and output signal
JPS59167766A (en) Memory access system