JPS644211B2 - - Google Patents

Info

Publication number
JPS644211B2
JPS644211B2 JP56158808A JP15880881A JPS644211B2 JP S644211 B2 JPS644211 B2 JP S644211B2 JP 56158808 A JP56158808 A JP 56158808A JP 15880881 A JP15880881 A JP 15880881A JP S644211 B2 JPS644211 B2 JP S644211B2
Authority
JP
Japan
Prior art keywords
program
data processing
processing device
online
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56158808A
Other languages
Japanese (ja)
Other versions
JPS5860361A (en
Inventor
Atsushi Mori
Takeya Fukumoto
Masanori Hikichi
Fumihiko Takezoe
Tokiaki Yokoyama
Hitoshi Konno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp, Kawasaki Steel Corp filed Critical Fuji Electric Co Ltd
Priority to JP56158808A priority Critical patent/JPS5860361A/en
Publication of JPS5860361A publication Critical patent/JPS5860361A/en
Publication of JPS644211B2 publication Critical patent/JPS644211B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 この発明は、オンラインリアルタイムのプロセ
ス制御装置において、リアルタイムでプロセス制
御を実行しながら新たに追加したい被テストプロ
グラムのデバツグを行うオンラインデバツグ方法
に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an online debugging method for debugging a newly added test program while executing process control in real time in an online real-time process control apparatus.

近年、計算機制御技術の分野では、データウエ
イシステムを情報伝送の核としたシステム構成が
各種のプラントで一般的に採用されているが、第
1図はかかるデータウエイシステムの構成例を示
すブロツク図である。同図において複数個のデー
タウエイステーシヨン4,5,6が伝送路9によ
つてループ状に結合されているが、ステーシヨン
4には中央処理装置(cpu)1が結合され、ステ
ーシヨン5と6には、それぞれプロセス入出力装
置(pio)51,61と入出力装置(I/O)5
2,62が結合されている。
In recent years, in the field of computer control technology, system configurations in which a data way system is the core of information transmission have generally been adopted in various plants. Figure 1 is a block diagram showing an example of the configuration of such a data way system. It is. In the figure, a plurality of dataway stations 4, 5, and 6 are connected in a loop by a transmission line 9. Station 4 is connected to a central processing unit (CPU) 1, and stations 5 and 6 are connected to each other in a loop. are process input/output devices (pio) 51 and 61 and input/output device (I/O) 5, respectively.
2,62 are combined.

中央処理装置1は、例えばプロセス入出力装置
51を介してつながる或る工業プロセスから、そ
の制御に必要なデータを、pio51、ステーシヨ
ン5、伝送路9、ステーシヨン4を介して入力デ
ータとして取り込み、取り込んだデータに所定の
演算処理を行なつた後、該処理結果を出力データ
として、同様な経路をたどつて前記プロセスへ出
力し、該プロセスをオンラインリアルタイムで制
御することが行なわれている。
The central processing unit 1 takes in, for example, data necessary for controlling the industrial process connected via the process input/output device 51 as input data via the PIO 51, the station 5, the transmission path 9, and the station 4. After performing predetermined arithmetic processing on the data, the processing results are outputted as output data to the process via a similar route, and the process is controlled online in real time.

さて、かかるオンラインリアルタイムの制御装
置において、プラントの増設、その他の理由によ
り、cpu1としての電子計算機にストアする制御
プログラムを、それまでの制御プログラム(すで
に充分デバツグされ、実用に供されてきたという
意味で、これを完成プログラムと呼ぶことにす
る)から、該完成プログラムに、別な新しい機能
をもつたプログラムを付加して得られる新しい制
御プログラムに代える必要性が起きることがあ
る。この付加プログラムは、新しく作成されたも
のであり、未だデバツグされていないので、これ
を被テストプログラムと呼ぶことにする。この被
テストプログラムを実用に供するためには、被テ
ストプログラム自体によつて計算機を動作させて
みてそのデバツグを行ない、更に完成プログラム
と被テストプログラムを併せた新しい制御プログ
ラムによつて計算機を動作させてみて、再度デバ
ツグを行なう必要がある。
Now, in such an online real-time control device, due to plant expansion or other reasons, the control program stored in the electronic computer as CPU 1 is changed from the previous control program (meaning that it has already been sufficiently debugged and put into practical use). Therefore, it may be necessary to replace the completed program with a new control program obtained by adding a program with another new function to the completed program. Since this additional program is newly created and has not been debugged yet, it will be referred to as the program under test. In order to put this program under test into practical use, we must run the computer using the program under test itself, debug it, and then run the computer using a new control program that combines the completed program and the program under test. You will need to take a look and debug again.

かかるデバツグのやり方として従来は、プロセ
スをオンライン制御している制御装置(電子計算
機)バツクグランド・ジヨブとして、オンライン
デバツグを行なつてきたが、オンラインリアルタ
イム信号を用いてのデバツグは技術的に困難であ
つた。さらに実プロセスの動きに合せた制御シス
テムのデバツグはバツクグランド・ジヨブでは出
来ない。また従来のデバツグのやり方は、オンラ
インリアルタイムでプロセスを制御している制御
系(計算機プログラム、データフアイル、および
入出力装置)に支障をきたす可能性が大きかつ
た。そこで充分なオンラインデバツグの行なえる
制御システムを得ようとすれば、計算機および入
出力装置をすべて2重化することが必要となり、
これではハードウエアの製作コストがかさみすぎ
ることになる。このような次第で、従来は、次々
に増設されるプラント(プロセス)毎に、新たに
必要になる追加プログラム(被テストプログラ
ム)のデバツグを同じ手法を用いて実施すること
などは不可能であり、現実には、不充分なデバツ
グしかなされていないプログラムを用いざるを得
ないという実状にあつた。
Traditionally, online debugging has been performed as a background job for the control device (electronic computer) that controls the process online, but debugging using online real-time signals is technically difficult. It was hot. Furthermore, debugging the control system in accordance with the movement of the actual process cannot be done using a background job. Furthermore, conventional debugging methods have a high possibility of causing trouble to the control system (computer program, data file, and input/output device) that controls the process in online real time. Therefore, in order to obtain a control system that can perform sufficient online debugging, it is necessary to duplicate all computers and input/output devices.
This would increase the cost of producing the hardware too much. In the past, it was impossible to use the same method to debug newly required additional programs (programs under test) for each plant (process) that was being expanded one after another. In reality, we were forced to use programs that had been insufficiently debugged.

この発明は、上述のような従来の技術的事情に
かんがみなされたものであり、従つてこの発明の
目的は、制御対象となるプロセスをオンラインリ
アルタイムで現実に制御しながら、新たに追加を
希望する被テストプログラムの充分なるデバツグ
を、オンラインでしかも比較的低廉な手段で実施
することのできるオンラインデバツグ方法を提供
することにある。
This invention was made in view of the conventional technical circumstances as described above, and therefore, the purpose of this invention is to actually control the process to be controlled online and in real time, while adding new An object of the present invention is to provide an online debugging method capable of fully debugging a program under test online and by relatively inexpensive means.

この発明の要点は、電子計算機やシーケンスコ
ントローラのようなデータ処理装置(第1のデー
タ処理装置)のほかに、プロセス入出力制御装置
を共用するオンラインデバツグ用データ処理装置
(第2のデータ処理装置)を設けると共に、両デ
ータ処理装置に共通のメモリを用意し、先ず第1
のデータ処理装置に完成プログラムを、第2のデ
ータ処理装置に被テストプログラムをそれぞれス
トアして運転させることにより被テストプログラ
ム単独のオンラインデバツグを行ない、次に、第
1のデータ処理装置には完成プログラムを、第2
のデータ処理装置には完成と被テストプログラム
の両プログラムをストアして運転させることによ
り、両プログラムを結合して使用した場合のバグ
をオンラインで除去するようにした点にある。
The key point of this invention is that in addition to a data processing device (first data processing device) such as an electronic computer or a sequence controller, there is also an online debugging data processing device (second data processing device) that shares a process input/output control device. In addition to providing a common memory for both data processing devices, first
On-line debugging of the program under test is performed by storing the completed program in the first data processing device and the program under test in the second data processing device and running the program. Completed program, second
By storing both the completed and tested programs in the data processing device and running them, bugs that occur when the two programs are used in combination can be removed online.

次に図を参照して本発明の一実施例を説明す
る。第2図は本発明の一実施例を示すブロツク図
である。同図において、第1図におけるのと同等
の物には同じ符号を付してある。1は計算機A、
2は計算機B、3は共通メモリ、4〜8はそれぞ
れデータウエイ・ステーシヨン、9はデータウエ
イ伝送路、10はキーボード付デイスプレイ、1
1はプロセス入力信号、12はプロセス出力信
号、13は割込接点、を示す。
Next, an embodiment of the present invention will be described with reference to the drawings. FIG. 2 is a block diagram showing one embodiment of the present invention. In the figure, parts equivalent to those in FIG. 1 are given the same reference numerals. 1 is computer A,
2 is a computer B, 3 is a common memory, 4 to 8 are respective dataway stations, 9 is a dataway transmission path, 10 is a display with a keyboard, 1
1 represents a process input signal, 12 represents a process output signal, and 13 represents an interrupt contact.

計算機A1は、第1図におけるcpu1に相当す
るものであり、従つてプロセス制御のためのオン
ラインリアルタイム制御系の計算機であり、完成
プログラムがストアされている。計算機B2は本
発明により設けた計算機で、オンラインリアルタ
イムデバツグ系の計算機であり、被テストプログ
ラムがストアされる。メモリ3は、二つの計算機
A,Bから共に読取り、書込み可能な共通メモリ
である。データウエイステーシヨン4は計算機A
1に接続され、同じくステーシヨン5は計算機B
2に接続されている。プロセス(図示せず)側に
は、入出力制御装置を含んだデータウエイステー
シヨン6〜8が存在している。ステーシヨン7に
は、代表的な例として、キーボード付デイスプレ
イ10が入出力装置として接続されており、また
割込接点13、プロセス入力信号11が入力され
るものとして示されている。なお、12はプロセ
ス出力信号である。
Computer A1 corresponds to CPU1 in FIG. 1, and is therefore an online real-time control system computer for process control, in which completed programs are stored. Computer B2 is a computer provided according to the present invention, is an online real-time debugging computer, and stores the program under test. The memory 3 is a common memory that can be read from and written to by both computers A and B. Data way station 4 is computer A
1, and station 5 is also connected to computer B.
Connected to 2. On the process (not shown) side there are data way stations 6-8 containing input/output control equipment. As a typical example, a display 10 with a keyboard is connected to the station 7 as an input/output device, and an interrupt contact 13 and a process input signal 11 are inputted thereto. Note that 12 is a process output signal.

割込信号13は、ビツト毎に伝送先を指定する
ことができ、その伝送先も複数個指定することが
できる。従つてデイジタル入力信号、アナログ入
力信号は複数個の計算機(この場合、A計算機1
とB計算機2)から自由に読込むことができる。
計算機(B)2にストアされた被テストプログラムの
デバツグモード(後述)の動作時に出力された計
算機からのデイジタル出力信号、アナログ出力信
号は、それをそのままプロセス側へ出力して制御
に用いたりすると、プロセスにバグがあつた場
合、誤動作を招きかねないのでロツクしてプロセ
ス側へ出力しないようにしておく。キーボード付
デイスプレイ10等は、図示せざる共用管理デバ
イスによりA計算機1からもB計算機2からも使
用可能になつている。上記の機能を利用すれば次
のような三つのステツプをふむことにより効率的
に被テストプログラムのオンラインデバツグを実
行することができる。
The interrupt signal 13 can specify a transmission destination for each bit, and can specify a plurality of transmission destinations. Therefore, digital input signals and analog input signals are transmitted to multiple computers (in this case, computer A 1
and B calculator 2).
If the digital output signals and analog output signals from the computer that are output during the debug mode (described later) of the program under test stored in the computer (B) 2 are output as they are to the process side and used for control, If there is a bug in the process, it may cause malfunction, so it should be locked and not output to the process. The keyboard-equipped display 10 and the like can be used by both computer A 1 and computer B 2 by a shared management device (not shown). By using the above functions, you can efficiently perform online debugging of the program under test by following the following three steps.

<第1ステツプ> 計算機(A)1にプロセスをオンラインリアルタイ
ム制御するための完成プログラムをストアする。
計算機(B)2に前記完成プログラムに追加して使用
したいが、未だデバツグしていない被テストプロ
グラムをオンラインデバツグのためにストアす
る。
<First step> A completed program for online real-time control of the process is stored in computer (A) 1.
A test program that is to be used in addition to the completed program but has not yet been debugged is stored in the computer (B) 2 for online debugging.

共通メモリ3の使用方法としては次の通りとす
る。計算機(A)1はオンラインリアルタイムでメモ
リ3におけるデータフアイルの読出し、書込を行
なう。計算機(B)2はメモリ3における読出し用メ
モリについては計算機(A)1用と同一のものを使用
することとし、書込用メモリは別のフアイルを用
意して、オンラインリアルタイム制御用メモリの
破壊を防ぐ。
The common memory 3 is used as follows. Computer (A) 1 reads and writes data files in memory 3 online in real time. Computer (B) 2 uses the same memory for reading in memory 3 as for computer (A) 1, and prepares a separate file for writing memory to prevent destruction of online real-time control memory. prevent.

プロセスからの割込み信号については指定され
た信号毎に計算機(A)1または計算機(B)2に伝送さ
れる(必要ならば同時に両方に伝送されることも
可能)。計算機(B)2はプロセス入力信号をリアル
タイムで読込み、処理の結果は共通メモリ3は書
込むか、あるいはプロセス側へのデイジタル出力
またはアナログ出力として出力する。この際、デ
バツグモードで出力デバイスを使用すると外部
(プロセス)への実出力は出ないようにロツクす
ることができる。
Interrupt signals from processes are transmitted to computer (A) 1 or computer (B) 2 for each designated signal (if necessary, they can be transmitted to both at the same time). The computer (B) 2 reads process input signals in real time, and the processing results are written into the common memory 3 or output as digital or analog outputs to the process side. At this time, if you use the output device in debug mode, you can lock it so that no actual output is output to the outside (process).

以上のごとく、計算機(A)1と計算機(B)2を動作
させ、その動作状況を調べることにより、計算機
(B)2にストアした被テストプログラムのデバツグ
を行なうことができる。しかし被テストプログラ
ムは本来、完成プログラムに付加して使用したい
プログラムであるので、それ単独でデバツグを行
なつても、完成プログラムに付加して使用したと
きに必ずしもバグが存在しないとは限らないの
で、今後は完成プログラムに被テストプログラム
を付加して成るプログラムについて、デバツグを
行なう必要がある。これが次に述べる<第2ステ
ツプ>である。
As described above, by operating computer (A) 1 and computer (B) 2 and examining their operating status, the computer
(B) The program under test stored in 2 can be debugged. However, since the program under test is originally a program that you want to use by adding it to a completed program, even if you debug it alone, it does not necessarily mean that there will be no bugs when you add it to the completed program and use it. In the future, it will be necessary to debug programs that are created by adding a program under test to a completed program. This is the <second step> described next.

<第2ステツプ> 計算機(A)1にはプロセスをオンラインリアルタ
イム制御するための完成プログラムをストアす
る。計算機(B)2にはオンラインリアルタイム制御
のための完成プログラムとオンラインデバツグを
必要とする被テストプログラムの両者をストアす
る。
<Second Step> Computer (A) 1 stores a completed program for online real-time control of the process. Computer (B) 2 stores both a completed program for online real-time control and a program under test that requires online debugging.

共通メモリ3の使用方法は次の通りとする。共
通メモリ3において、計算機(A)1用のデータフア
イルと全く同一形式のデータフアイルを別個に計
算機(B)2用としても設ける。従つて各々の計算機
は各々自分用のデータフアイルを読出し、書込み
することになる。プロセスからの割込み信号は全
て両方の計算機に伝送して同一の処理を行なわせ
る。計算機(B)2からのプロセスへの出力はデバツ
グモードで使用し、実出力が外部(プロセス)へ
出ないようにする。このようにしてできた各々の
フアイルデータの一致を比較するために、指定さ
れたプロセスのタイミングでフアイルのコンペア
を行ない結果を判定する。
The common memory 3 is used as follows. In the common memory 3, a data file having exactly the same format as the data file for the computer (A) 1 is separately provided for the computer (B) 2. Therefore, each computer reads and writes its own data file. All interrupt signals from the process are transmitted to both computers to perform the same processing. The output from computer (B) 2 to the process is used in debug mode to prevent the actual output from going out to the outside (process). In order to compare the correspondence between the file data thus created, the files are compared at the designated process timing and the results are determined.

このようにすると、完成プログラムに被テスト
プログラムを付加した新プログラムのデバツグを
行なうことができる。新プログラムのデバツグが
完了した以上、新プログラムをストアした計算機
(B)2によりプロセスのオンラインリアルタイム制
御を実際に行なうことになる。しかしこのように
実運転に入つた場合、万一不測の障害が発生する
かも知れないので、そのときは何時でも元の計算
機(A)1による制御に切り換えられるよう慎重に運
転する。これが次に述べる<第3ステツプ>であ
る。
In this way, a new program obtained by adding the program under test to the completed program can be debugged. Now that the new program has been debugged, the computer in which the new program was stored
(B) 2 will actually perform online real-time control of the process. However, if actual operation begins in this way, an unexpected failure may occur, so please be careful so that the control can be switched back to the original computer (A) 1 at any time. This is the <third step> described next.

<第3ステツプ> 計算機(B)2のオンラインデバツグが完了したと
判断できた時点で、計算機(B)2をオンラインリア
ルタイム制御系とし、計算機(A)1をオフラインし
て使用する。計算機(B)2によるオンラインリアル
タイム制御が完全であれば、これをオンラインリ
アルタイム制御系として以後使用する。もし、不
完全であれば計算機(A)1にオンラインリアルタイ
ム制御系を戻し、ステツプ1またはステツプ2か
ら再デバツグを計算機(B)2にて行なう。
<Third Step> When it is determined that online debugging of computer (B) 2 is completed, computer (B) 2 is used as an online real-time control system, and computer (A) 1 is used offline. If online real-time control by computer (B) 2 is complete, this will be used as an online real-time control system from now on. If it is incomplete, the online real-time control system is returned to computer (A) 1 and debugging is performed again from step 1 or step 2 on computer (B) 2.

このようにして完成プログラムに付加したい被
テストプログラムについて十分なオンラインデバ
ツグがリアルタイムでなされる。
In this way, sufficient online debugging can be performed in real time on the program under test that is desired to be added to the completed program.

この発明によれば、複数台の制御用計算機に対
して、1台のオンラインデバツグ用計算機を設置
し、プロセス入出力制御装置を複数の計算機から
リード・ライトアクセスできるように構成したた
め、オンラインデバツグ用計算機は簡単にオンラ
インリアルタイムのプロセス信号を用いてデバツ
グすることができる。
According to this invention, one online debugging computer is installed for multiple control computers, and the process input/output control device is configured to be read/write accessible from multiple computers. The bug calculator can be easily debugged using online real-time process signals.

また、プロセス出力制御装置から複数の計算機
に割込みを与えうる構成にしたため、実プロセス
の動きに沿つたソフトウエアのデバツグが可能に
なつた。そのため、プロセスの増設、改造が行な
われる時にそれに必要な追加プログラムのオンラ
インデバツグが簡単にでき、かつデバツグ完了後
の新システムへの移行が容易に行なえる。
Furthermore, since the process output control device is configured to be able to issue interrupts to multiple computers, it has become possible to debug software that follows the movement of the actual process. Therefore, when processes are expanded or modified, additional programs necessary for the process can be easily debugged online, and after debugging is completed, migration to a new system can be easily performed.

この発明は今まで説明したプロセス制御用計算
機システムの他にシーケンス制御装置にも応用可
能である。
The present invention can be applied not only to the process control computer system described above but also to a sequence control device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は一般的なデータウエイシステムの構成
例を示すブロツク図、第2図は本発明の一実施例
を示すブロツク図、である。 符号説明 1,2……計算機、3……共通メモ
リ、4〜8……データウエイステーシヨン、9…
…伝送路、10……デイスプレイ、11……プロ
セス入力信号、12……プロセス出力信号、13
……割込接点。
FIG. 1 is a block diagram showing an example of the configuration of a general data way system, and FIG. 2 is a block diagram showing an embodiment of the present invention. Explanation of symbols 1, 2...Computer, 3...Common memory, 4-8...Data way station, 9...
...Transmission line, 10...Display, 11...Process input signal, 12...Process output signal, 13
...Interrupt contact.

Claims (1)

【特許請求の範囲】 1 バグを含まぬ第1のプログラムにバグを含み
得る第2のプログラムを付加して第3のプログラ
ムを作成し、前記第1のプログラムをストアして
それまでプロセスをオンラインリアルタイムで制
御していた第1のデータ処理装置に、前記第1の
プログラムに代えて第3のプログラムをストアし
てその同じプロセスを制御させるに際して、前記
第3のプログラムからバグを除去するオンライン
デバツグ方法において、 前記第1のデータ処理装置と制御対象プロセス
及びプロセス入出力装置を共有する第2のデータ
処理装置を設けると共に、前記第1のデータ処理
装置と第2のデータ処理装置との間で共有する共
通メモリを設けておき、 第1段階として前記第1のデータ処理装置には
前記第1のプログラムをストアすると共に、前記
第2のデータ処理装置には前記第2のプログラム
をストアして、前記第1のデータ処理装置がオン
ラインリアルタイムでプロセス制御を行う際に処
理結果として前記共通メモリに書き込んだデータ
を必要に応じて参照させつつ前記第2のデータ処
理装置を動作させることにより前記第2のプログ
ラムのオンラインデバツグを行い、 第2段階として前記第1のデータ処理装置には
前記第1のプログラムをストアすると共に、前記
第2のデータ処理装置には前記第3のプログラム
をストアし、共通メモリは第1のデータ処理装置
用の第1の領域と第2のデータ処理装置用の第2
の領域とを区別して用意し、前記両データ処理装
置がそれぞれ制御動作を実行した際に各自の領域
に処理結果として書き込んだデータを比較するこ
とにより、前記第3のプログラムにおいて、第1
のプログラムと第2のプログラムの相互作用等に
起因して発生するバグのオンラインデバツグを行
うことを特徴とするオンラインデバツグ方法。
[Claims] 1. A third program is created by adding a second program that may contain a bug to a first program that does not contain a bug, and the first program is stored and the process is continued online until then. An online database for removing bugs from the third program when storing a third program in place of the first program and controlling the same process in the first data processing device that was being controlled in real time. In the bug method, a second data processing device is provided that shares a controlled process and a process input/output device with the first data processing device, and a link between the first data processing device and the second data processing device is provided. A common memory shared by the devices is provided, and as a first step, the first program is stored in the first data processing device, and the second program is stored in the second data processing device. When the first data processing apparatus performs online real-time process control, the second data processing apparatus is operated while referring to the data written in the common memory as a processing result as necessary. Online debugging of the second program is performed, and as a second step, the first program is stored in the first data processing device, and the third program is stored in the second data processing device. The common memory has a first area for the first data processing device and a second area for the second data processing device.
In the third program, by preparing separate areas and comparing the data written as processing results in the respective areas when both data processing apparatuses execute their respective control operations,
1. An online debugging method characterized by performing online debugging of bugs that occur due to interaction between a second program and a second program.
JP56158808A 1981-10-07 1981-10-07 Real time system available for on-line debugging Granted JPS5860361A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56158808A JPS5860361A (en) 1981-10-07 1981-10-07 Real time system available for on-line debugging

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56158808A JPS5860361A (en) 1981-10-07 1981-10-07 Real time system available for on-line debugging

Publications (2)

Publication Number Publication Date
JPS5860361A JPS5860361A (en) 1983-04-09
JPS644211B2 true JPS644211B2 (en) 1989-01-25

Family

ID=15679805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56158808A Granted JPS5860361A (en) 1981-10-07 1981-10-07 Real time system available for on-line debugging

Country Status (1)

Country Link
JP (1) JPS5860361A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61165141A (en) * 1985-01-17 1986-07-25 Toshiba Corp Control device of backup computer
JPH04373036A (en) * 1991-06-24 1992-12-25 Toshiba Corp Software testing device for computer system
CN102411535B (en) * 2011-08-02 2014-04-16 上海交通大学 Navigating-SoC (System On Chip) simulating, verifying and debugging platform

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54133041A (en) * 1978-04-07 1979-10-16 Hitachi Ltd Multi computer system providing debug computer

Also Published As

Publication number Publication date
JPS5860361A (en) 1983-04-09

Similar Documents

Publication Publication Date Title
US6279104B1 (en) Debugging system for parallel processed program and debugging method thereof
JPH09330106A (en) Control system with backup function
JPS644211B2 (en)
JP3206096B2 (en) Input data processing device
JPH04112344A (en) Pseudo updating system for data base
JPH06103104A (en) Remote debug method
JPS62219140A (en) Debugging control system for data processor
JPH0587850B2 (en)
JP2022080352A (en) Test support device
JPS62131345A (en) Debugging method
JPS58125154A (en) State hysteresis storing system
JPH1091477A (en) Control microcomputer device and maintenance tool for the same
JPH03156613A (en) On-line debugging method
JPS6083151A (en) Control system of data processing level
JPH03191421A (en) Computer system with disk device
JPH03130839A (en) On-line simulation system
JPS60132249A (en) Data processor
JPH03246733A (en) Distributed program debugging system
JPH02197932A (en) Regenerating device for abnormal phenomenon of computer
JPH02113332A (en) Cross software development and maintenance system
JPS61231607A (en) Simulation system for iron and steel rolling control system
JPS62196736A (en) Pseudo-fault generating system
JPH07325717A (en) Controller
JPH09138758A (en) Intelligent adapter
JPH02294740A (en) Inspection system for computer