JPH04111616A - 可変長データ・パッキング装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的〕 （産業上の利用分野） 本発明は、可変長符号化方式を用いた伝送系や記録再生
系で使用される可変長データ系列を一定長の単位にパッ
キングする装置に関する。

（従来の技術） 画像その他の情報の伝送系や記録再生系において使用さ
れる情報圧縮方式の一つとして、シンボルの発生確率に
応じて種々の長さの符号語を割り当てる符号化方式があ
る。このような符号化方式で得られたデータ系列は可変
長であるため、伝送または記録する場合、データ系列を
伝送媒体や記録媒体に合わせた長さの単位に詰め込むこ
とが必要である。この詰め込み操作をパッキングと呼ぶ
。

第７図は従来の可変長データ系列のためのパッキング装
置であり、パラレル／シリアル変換器２１、シリアル／
パラレル変換器２２、出力レジスタ２３および制御部２
４により構成される。入力データ２５は可変長のパラレ
ルデータてあり、入力データ長信号２６は入力データ２
５中の有効な可変長データのデータ長（ビット数）を示
す信号である。パッキングに際しては、まず制御部２４
がロード信号２７を発生し、このロード信号２７に従っ
て入力データかパラレル／シリアル変換器２１にロード
される。ロード信号２７は、入力データ２６の送出を要
求するためのデータ要求信号２８としても使用される。

次に、制御部２４は入力データ長信号２６で示される可
変長データのビット数と同じ個数のクロック（シフト信
号）２９をパラレル／シリアル変換器２１およびシリア
ル／パラレル変換器２２に供給する。これによってパラ
レル／シリアル変換器２１にロードされていた入力デー
タは、有効な可変長データのみシリアル／パラレル変換
器２２に転送される。この転送が終了すると、制御部２
４が再びロード信号２７を発生し、上記と同様の動作が
繰り返される。そして、制御部２４はシフト信号２９を
Ｌ個発生する毎に出力イネーブル信号３０を発生し、シ
リアル／パラレル変換器２２の出力データを出力レジス
タ２３に転送させる。このようにしてＬビット以下の可
変長データが、Ｌビットを１単位として順次パッキング
され、出力レジスタ２３から出力データ３１として送出
される。

しかしながら、この従来の可変長データ・パッキング装
置においては、原理的に回路の動作速度（クロック周波
数）に比べてパッキング速度が遅いという問題がある。

これは第７図の回路では入力データ２５として可変長デ
ータが入力される毎に、その可変長データのデータ長に
相当する回数だけシフト信号２９によってパラレル／シ
リアル変換器２１およびシリアル／パラレル変換器２２
をシフト動作させ、データをシリアルに転送しているた
めである。

（発明が解決しようとする課題） 上述したように、従来の可変長データ・パッキング装置
では可変長データが入力される毎に、その可変長データ
をデータ長に相当する回数だけパラレル／シリアル変換
器とシリアル／パラレル変換器をシフト動作させ、シリ
アル／パラレル変換器に出力データの１単位に当たるビ
ット数のデータが入力されると、それを出力レジスタを
経由して出力するため、入力データ１個をパッキングす
るのに複数クロック分の時間を必要とし、パッキング速
度が遅いという問題があった。

本発明は、より高速に可変長データ系列を一定長の単位
にパッキングすることができる可変長データ・パッキン
グ装置を提供することを目的とする。

［発明の構成］ （課題を解決するだめの手段） 上記の課題を解決するため、本発明は可変長のデータ系
列を構成する入力データを一定長の単位にパッキングし
て出力データを得る可変長データ・パッキング装置にお
いて、入力データを当該入力データ以前のデータ系列中
でパッキングが完了していない残余データの有効データ
長に相当するビット数だけビット回転してビット回転デ
ータを出力するビット回転手段を設け、残余データの全
有効データとビット回転データの一部または全部とを選
択して、パッキングされた出力データを生成することを
基本的な特徴とする。

より具体的には本発明の可変長データ・パッキング装置
は、入力データが到来する毎に当該入力データ以前のデ
ータ系列中でパッキングが完了していない残余データの
有効データ長を示す残余データ長信号を生成する手段と
、入力データを残余データ長信号によって指示されるビ
ット数だけビット回転してビット回転データを出力する
ビット回転手段と、入力データのデータ長を示す入力デ
ータ長信号と残余データ長信号との和のデータ長が出力
データの単位データ長以上のとき出力イネーブル信号を
出力する手段と、出力イネーブル信号か出力されたとき
ビット回転データを次の残余データとして選択し、出力
イネーブル信号が出力されないとき残余データの有効デ
ータとビット回転データの一部とを次の残余データとし
て選択する残余データ選択手段と、残余データ選択手段
により選択された残余データを記憶する残余データ記憶
手段と、残余データ記憶手段に記憶された残余データの
うちの有効データとビット回転データの一部とを出力デ
ータとして選択する出力データ選択手段とを具備するこ
とを特徴とする。

（作用） 本発明においては、パッキングに必須の処理である入力
データのビット配列の変換に、従来のパラレル／シリア
ル変換−シリアル／パラレル変換に代えてビット回転を
用いている。ビット回転は入力データのビット配列をシ
フト動作を必要とせずに、瞬時に指定されたビット数だ
け回転させることができる。従って、本発明では１クロ
ツクの間に一つの入力データが処理されることになり、
高速のパッキングが可能となる。

（実施例） 以下、図面を参照して本発明の詳細な説明する。

第１図は本発明の一実施例に係る可変長データ・パッキ
ング装置の構成を示すブロック図であり、入力データビ
ット回転部１、残余データ長信号生成部２、出力イネー
ブル信号生成部３、残余データ記憶部４、残余データ選
択部５および出力データ選択部６によって構成されてい
る。

以下、各部の構成と動作を説明する。

入力データピット回転部１は、入力データ１１を残余デ
ータ長信号１５によって指示されるビット数だけビット
回転してビット回転データ１２を出力する回路であり、
例えばＰＬＡ（プログラマブルロジックアレー）によっ
て構成される。ここで、ビット回転は単純なビットシフ
トと異なり、例えば上位方向へのビット回転を例にとる
と、上位方向へのビットシフトを行い、それによって所
定ビット数のデータ領域から溢れたデータを下位方向か
らデータ領域内に折り返す処理である。この処理はビッ
ト回転のビット数に関係なく、瞬時に行われる。これに
より高速のパッキングを可能としている。なお、残余デ
ータ長信号１５によって指示されるビット数が０の場合
は、入力データピット回転部１は入力データ１１をビッ
ト回転せず、そのまま出力する。

第２図は入力データピット回転部１の動作を示す図であ
り、出力であるビット回転データ１３は入力データ１１
を残余データ長信号１１で示されるビット数だけ上位方
向にビット回転したものとなっている。すなわち、入力
データ１１のビット数を８ビツトとすれば、残余デー夕
長信号１５が例えば°３°のときは、入力データ１１全
体を上位方向に３ビツトシフトするとともに、そのビッ
トシフトによってビット回転データ１３のデータ領域Ｕ
。−ｕ７からはみ比た入力データ１１の上位３ビツトを
データ領域Ｕ。−ｕ７の下位３ビツトにシフトしたもの
がビット回転データ１３となる。

残余データ長信号生成部２と出力イネーブル信号生成部
３は、例えば第３図に示すように加算器１８とレジスタ
１つから構成される。

残余データ長信号生成部２は入力データ長信号１２を積
算し、前回の入力までの積算値（Ａとする）をして除し
た剰余、すなわちＡについてのモジュロしく以下、Ａｓ
ｏｄＬという）を残余データ長信号１５として出力する
。但し、Ｌはパッキングされた出力データ１５の１単位
のビット長であり、この例ではＬ−“８”としている。

また、入力データ長はＬ−“８″以下であるとする。こ
の残余データ長信号１５は、新たな入力データ１１が入
力される以前のパッキングか完了していない分のデータ
（これを残余データという）の有効データ長を示す信号
である。

出力イネーブル信号生成部３は、残余データ長信号１５
と今回の入力データ長信号１２との和のデータ長が、出
力データ１６の単位データ長り以上になると、出力イネ
ーブル信号１７を出力する。

残余データ選択部４は第４図に示すように、８力イネー
ブル信号１７が発生された時は全ビットにわたってビッ
ト回転データ１３を残余データとして選択し、出力イネ
ーブル信号１７か発生されていない時は残余長データ信
号１５に従って、残余データ記憶部５から出力される残
余データ１４のうちの有効ビット（最下位ビットから残
余データ長信号１５で示されるビット数分）については
これらの全てを残余データとして選択し、それ以外のビ
ットについてはビット回転データ１３を残余データとし
て選択するように構成されている。

出力データ選択部６は、第５図に示すように残余データ
長信号１５に従って、残余データ記憶部５からの残余デ
ータ１４の有効ビットについてはこれを出力データとし
て選択し、それ以外のビットについてはビット回転デー
タ１３を出力データ１６として選択するように構成され
ている。この出力データ１６は、出力イネーブル信号１
７が発生している時のみ有効なデータ、つまり有効にパ
ッキングされたデータである。

次に、具体的な動作例を第６図により説明する。第６図
は入力データ１１、入力データ長信号１２、ビット回転
データ１３、残余データ１４、残余データ長信号１５、
出力データ１６の関係の一例を示している。初期状態で
は、残余データ長信号１５は“Ｏ”になっている。

まず、時刻Ｔ−０において、入力データ１１としてデー
タ長−“６°のデータ （＊＊ａｓ　ａ４　ａ３ａ２ａｔ　ａｏ　）が入力され
ると、残余データ生成部２から出力される次回の残余デ
ータ長信号１５の値は“６″になる。

また、出力イネーブル信号生成部３においては、現在（
Ｔ−０）の残余データ長信号１５と入力データ長信号１
２との和のデータ長“０＋６“かＬより小さいため、出
力イネーブル信号１７は出力されない。一方、入力デー
タビット回転部１では、現在の残余データ長信号１５の
値が“０″であるから、入力データ１１がそのまま出力
される。

残余データ選択部４では、残余データ長信号１５が“０
”であるから、ビット回転データ１３がそのまま選択さ
れる。そして、次の時刻（Ｔ−１）では残余データ記憶
部５にはＣ＊＊ａ５　ａ４　ａ３ａ２ａｔ　ａｏ　）が
記憶される。このとき出力イネーブル信号１７が発生し
ていないため、出力データ１６は有効でない。

次に、時刻Ｔ−１において入力データ １１として入力データ長−“５“のデータ（＊＊＊ｂ４
　ｂ３　ｂ２　ｂ＋　ｂｏ　）が入力された場合を考え
る。この時、残余データ長信号生成部２からは、残余デ
ータ長信号１５として“６”が出力されている。また、
“６＋５″≧してあるから、出力イネーブル信号生成部
３から出力イネーブル信号１７が出力される。従って、
次回（時刻Ｔ−２）の残余データ長信号１５の値は、Ａ
ｍｏｄ　Ｌ　＝　［（６＋　５）　ｍａｄ　８］　−“
３゜となる。時刻Ｔ−１においては、残余データ長信号
１５の値が“６”であるから、人力データビット回転部
１は入力データ１１を６ビ・ソト上位方向にビット回転
することにより、（ｂ１ｂｏ＊＊＊ｂ４ｂ３ｂ２）を出
力する。

残余データ選択部４では、出力イネーブル信号１７が発
生されているため、ビット回転データ１３が選択される
。これにより次の時刻Ｔ−２の残余データ記憶部５には
、（ｂ、ｂｏ＊＊＊ｂ４ｂ３ｂ２）が記憶される。出力
データ選択部６では、残余データ長信号１５の値が“６
′であるから、残余データ１４の下位６ビツト　（Ｃ５
Ｃ４ａｉ　　Ｃ２ａｔ　　ａｏ　）　とビット回転デー
タ１３の上位２ビツト（ｂｕｂｏ）が選択され、出力デ
ータ１６として （ｂｌ　　　ｂ（、ａ　　５　　ａ　　４　　Ｃ３Ｃ２
ａ　　１　　ａ　　Ｏ）　　力く出力される。この出力
データ１６か、Ｌ−８ビ・ソトのデータ長にパッキング
されたデータの最初の出力となる。

次に、時刻Ｔ＝２においては残余データ生成部２から出
力される次回の残余データ長信号１５の値は“３”にな
る。ここで入力データ１１としてデータ長−“３″のデ
ータ（＊　＊　＊　＊　＊　Ｃ２Ｃ＋　　Ｃｏ　）か入
力されると、出力イネーブル信号生成部３においては、
現在（Ｔ−２）の残余データ長信号１５と入力データ長
信号１２との和のデータ長“３千３″がＬより小さいた
め、出力イネーブル信号１７は出力されない。一方、人
力データピット回転部１では、現在の残余データ長信号
１５の値が“３″であるから、入力データ１１を３ビツ
ト上位方向にビット回転したデータ（＊＊Ｃ２Ｃ１Ｃ。

＊＊＊）がビット回転データ１３として出力される。残
余データ選択部４では、出力イネーブル信号１７が出力
されておらず、また残余データ長信号１５が“３”であ
るから、残余データの有効データ（ｂ４ｂ３ｂ２）とビ
ット回転データ１３の（Ｃ２ＣＩ　ｃｏ）とが次の残余
データ（＊＊Ｃ２ＣｌＣｏ　ｂａ　ｂｓ　ｂ２）として
選択される。

次に、時刻Ｔ−３において入力データ１１として入力デ
ータ長−“６”のデータ（＊＊ｄ５ｄ４ｄ３ｄ２ｄ＋　
ｄｏ　）が入力されると、残余データ長信号生成部２か
らは残余データ長信号１５として“６”が出力されてい
るので、“６＋６″≧Ｌより、出力イネーブル信号生成
部３から出力イネーブル信号１７が出力される。

従って、次回（Ｔ−４）の残余データ長信号１５の値は
、Ａｍｏｄ　Ｌ　−［（６＋　６）　ｇｏｄ　８］−“
４″となる。ここで、残余データ長信号１５の値が“６
′であるから、人力データピット回転部１は入力データ
１１を６ビツト上位方向にビット回転することにより、
（ｄ＋ｄ。

＊＊ｄ５　ｄ４　ｄ３ｄ２　）をピッート回転データ１
３として出力する。残余データ選択部４では、出力イネ
ーブル信号１７が発生されているため、このビット回転
データ１３が選択される。

これにより次の時刻Ｔ−４の残余データ記憶部５には、
（ｄ＋　ｄｏ　＊＊ｄ、ｄａ　ｄ３ｄ２）が記憶される
。出力データ選択部６ては、残余データ長信号１５の値
が“６”であるから、残余データ１４の下位６ビツト （Ｃ２ＣＩ　Ｃｏ　ｂ４ｂ３ｂ２）とビット回転データ
１３の上位２ビツト（ｄ＋　ｄｏ）が選択され、出力デ
ータ１６として （ｄ＋　ｄｏ　Ｃ２ＣＩ　ＣＯｂ４ｂ３ｂ２）が出力さ
れる。

以下、第６図に従って次々にパッキングされたデータか
出力される。

なお、本発明は要旨を逸脱しない範囲で種々変形して実
施が可能である。例えば上述した実施例の回路は本発明
の可変長データ・パッキング装置の論理的構成・動作を
説明するためのものであり、実際の回路構成においては
回路各部の動作速度向上のためにレジスタなどを挿入す
ることも可能である。

また、実施例では入力データ長が出力データ１６の単位
ビット長り以下の場合について説明したが、入力データ
長の最大値がＬよりも大きい場合には、入力データビッ
ト回転部１の前段に入力データ１１を予めビット分割し
てデータ長をＬ以下に制限する回路手段を挿入すればよ
い。

［発明の効果コ 本発明によれば、１クロツク当たり１個の入力データを
処理してパッキングすることが可能であり、パッキング
速度が高速化される。従って、クロックの周波数（回路
の動作速度）が同じであれば、より高速の入力データを
扱うことかでき、また扱う入力データの速度が同じであ
れば、より低速の回路でパッキングを行うことができる
。

【図面の簡単な説明】

第１図は本発明の一実施例に係る可変長データ・パッキ
ング装置の構成を示すブロック図、Ｎ２図は第１図にお
ける入力データピット回転部の動作を説明するための図
、第３図は第１図における残余データ長信号生成部の具
体的な回路図、第４図は第１図における残余データ選択
部の動作を説明するための図、第５図は第１図における
出力データ選択部の動作を説明するための図、第６図は
同実施例の具体的な動作例を説明するための図、第７図
は従来の可変長データ・パッキング装置の構成を示すブ
ロック図である。 １　・・・入力データピット回転部 ２　・・・残余データ長信号生成部 ３　・・・出力イネーブル信号生成部 ４　・・・残余データ選択部 ５　・・・残余データ記憶部 ６　・・・出力データ選択部 １１・・・入力データ １２・・・入力データ長信号 １３・・・ビット回転データ １４・・・残余データ １５・・・残余データ信号 １６・・・出力データ １７・・・出力イネーブル信号 出願人代理人　弁理士　鈴江武彦 第４図

Claims (2)

【特許請求の範囲】
1. （１）可変長のデータ系列を構成する入力データを一定
   長の単位にパッキングして出力データを得る可変長デー
   タ・パッキング装置において、前記入力データを当該入
   力データ以前のデータ系列中でパッキングが完了してい
   ない残余データの有効データ長に相当するビット数だけ
   ビット回転してビット回転データを出力するビット回転
   手段と、 前記残余データの全有効データと前記ビット回転データ
   の一部または全部とを選択して、パッキングされた出力
   データを生成する手段とを具備することを特徴とする可
   変長データ・パッキング装置。
2. （２）可変長のデータ系列を構成する入力データを一定
   長の単位にパッキングして出力データを得る可変長デー
   タ・パッキング装置において、前記入力データが到来す
   る毎に当該入力データ以前のデータ系列中でパッキング
   が完了していない残余データの有効データ長を示す残余
   データ長信号を生成する手段と、 前記入力データのデータ長を示す入力データ長信号と前
   記残余データ長信号との和のデータ長が前記出力データ
   の単位データ長以上のとき出力イネーブル信号を出力す
   る手段と、 前記入力データを前記残余データ長信号によって指示さ
   れるビット数だけビット回転してビット回転データを出
   力するビット回転手段と、前記出力イネーブル信号が出
   力されたとき前記ビット回転データを次の残余データと
   して選択し、前記出力イネーブル信号が出力されないと
   き前記残余データの有効データと前記ビット回転データ
   の一部とを次の残余データとして選択する残余データ選
   択手段と、 前記残余データ選択手段により選択された残余データを
   記憶する残余データ記憶手段と、前記残余データ記憶手
   段に記憶された残余データのうちの有効データと前記ビ
   ット回転データの一部とを前記出力データとして選択す
   る出力データ選択手段と を具備することを特徴とする可変長データ・パッキング
   装置。