JPH04111522A - チャタリング等の誤検出防止回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 キー操作時に発生するのチャタリングや一般のノイズ等
に対する誤検出防止回路に関し、正規のキー入力信号の
みを正しく検出して、チャタリングや一般のノイズ等に
よる誤検出を確実に防止することを目的とし、 キー操作時に発生するチャタリングや一般のノイズによ
る誤検出を防止するチャタリング等の誤検出防止回路に
おいて、所定周波数のクロック信号を発生するクロック
発生回路と、クロック発生回路から入力されるクロック
信号の通過を制御するクロック制御回路と、キー入力信
号がオンである期間中のみ前記クロック制御回路より供
給されるクロックをカウントするカウンタと、カウンタ
のカウント値が所定数に達したときに、入力されたキー
入力信号を正規のものとして検出するとともに、前記ク
ロック制御回路がクロック信号の通過を阻止するように
制御するキー入力検出回路を設けるように構成する。

〔産業上の利用分野〕

本発明は、オペレーション・パネル等に於けるキー操作
時に発生するチャタリングや一般のノイズ等に基づく誤
検出を防止するチャタリング等の誤検出防止回路に関す
る。

〔従来の技術〕

オペレータの操作を必要とする各種の装置においては、
多くの場合、オペレータと装置間のインタフェースとし
てオペレーション・パネルが使用される。オペレータは
このオペレーション・パネル上のキーを操作することに
より、装置にデータや制御信号等を入力している。

オペレーション・パネルにおけるキーのオン／オフは通
常メカニカルな機構によって行われるため、オン／オフ
操作時に機械的な振動、すなわちチャタリングが発生し
やすい。このため、−度しか押されていないキーを、何
度も押されたと誤検出する不都合が生じる。

また、キー入力信号が加えられる入力線上にノイズが混
入されると、キーが押されていないにもかかわらず、装
置側ではキーが押されたと誤検出するようになる。

このようなチャタリングや一般のノイズ等によるキー入
力の誤検出を防止するため、従来は例えば第４図に示す
ような、アナログのチャタリング等の誤検出防止回路を
使用していた。

第４図において、ＡＮＤ回路２１には、図示しないオペ
レーション・パネルにあるキーを操作することにより、
キー入力信号ＮＫＥＹＯ〜ＮＫＥＹ７　　（一般に複数
個）が入力される。

オペレーション・パネルにあるいずれのキーも押されな
いときは、キー入力信号ＮＫＥＹＯ〜キーＮＫＥＹ７は
すべて高レベルＨになり、ＡＮＤ回路２１の出力もＨレ
ベルになって抵抗２２を介してコンデンサ２３をＨレベ
ルに充電する。したがって、キー操作が行われない状態
では、コンデンサ２３はＨレベルに保持されている。

この抵抗２２及びコンデンサ２３は、チャタリングやノ
イズを除去するためのフィルタ２４を構成している。

この状態で、オペレーション・パネル上のいずれかのキ
ーが押されると、対応するキー入力信号ハ低レベルＬに
なり、ＡＮＤ回路２１はＬレベルになる。

この結果、コンデンサ２３の電荷は、抵抗２２及びＡＮ
Ｄ回路２１を通って急速に放電するので、コンデンサ２
３の端子電圧は急速にＬレベルになる。このＬレベル信
号は、インバータ２５によりＨレベルに反転されて、Ｄ
フリップフロップ（Ｄ−ＦＦで示す）２６に入力される
。

Ｄ−ＦＦ２６は、インバータ２５からのＨレベル信号を
受けることによりキー入力信号のあったことを検出し、
割り込み信号を発生して図示しない処理装置に送る。

いま、キーのオン又はオフ時にチャタリングが発生する
と、チャタリングの幅は、人が実際にキーを押した場合
に発生するキー入力信号の幅に比べて極めて狭い値であ
る。

したがって、チャタリングによりＡＮＤ回路２１がＬレ
ベルになっても、その期間は瞬間的であってコンデンサ
２３の電荷の放電量は僅かであるので、コンデンサ２３
の端子電圧の変化は少なく、Ｈレベル状態が維持される
。

この結果、Ｄ−ＦＦ２６の入力レベルはＬレベルを維持
するので、キー入力の検出は行われず、チャタリングに
よる誤検出を防止することができる。

また、一般のノイズの幅もチャタリングと同様に狭いの
で、前述のチャタリングの場合と同様にして、Ｄ−ＦＦ
２６によるキー入力の検出は行われず、ノイズによる誤
憲出を防止することができる。

除去しようとするチャタリングやノイズの幅を変更した
い場合には、所望する除去対象のチャタリングやノイズ
の信号幅に対応して、抵抗２２及びコンデンサ２３の値
が種々に調整される。

このように、抵抗２２及びコンデンサ２３からなるフィ
ルタ２３のフィルタ作用により、チャタリングやノイズ
を除去され、これらによるキー入力信号の誤検出を防止
することができる。

〔発明が解決しようとする課題〕

従来のチャタリング等の誤検出防止回路は、前述のよう
に、抵抗及びコンデンサといったアナログ部品で構成さ
れたフィルタを使用してチャタリングやノイズを除去し
、これらによるキー入力信号の誤検出を防止するように
していた。

このように従来回路はアナログの部品を使用していたた
め、ロジック部品だけでは回路を組めなくなり、それに
伴って、次に例示するような種々の不都合が生じていた
。

■　この誤検出防止回路をＬＳＩ化しようとすると、抵
抗やコンデンサ等のアナログ回路部分はＬ　Ｓ　Ｉ内に
は組み込めないので、このアナログ回路部分はＬＳＩの
外に出して設計しなければならないので、部品点数が増
加する。

■　アナログの抵抗やコンデンサの分だけ、基板上での
実装面積が大きくなるので、結果的にコストアップにな
る。

■　除去しようとするチャタリングやノイズの幅等を変
更する場合は、抵抗やコンデンサの値を変更したり、そ
れらの部品を変更する必要がありために、その変更処理
に手間が掛かる。

本発明は、正規のキー入力信号のみを正しく検出して、
チャタリングやノイズ等による誤検出を確実に防止でき
るように改良したチャタリング等の誤検出防止回路を提
供することを目的とする。

〔課題を解決するための手段〕

チャタリングや一般のノイズが発生している時間を調べ
ると、人間が実際にキーを押している時間、すなわち正
規のキー入力信号が発生している時間よりも遥かに短い
という性質がある。本発明はチャタリングや一般のノイ
ズにおけるこの性質を利用して、チャタリングやノイズ
を除去して、正規のキー入力信号のみを正しく検出する
できるようにしたものである。

以下、前述の課題を解決するために本発明が採用した手
段を、第１図を参謂して説明する。第１図は、本発明の
原理説明図である。

第１図において、１１はクロック発生回路であり、所定
周波数のクロック信号を発生する。

１２はクロック制御回路であり、クロック発生回路１１
から入力されるクロック信号の通過を制御する。

１３はカウンタであり、キー入力信号がオンである期間
中のみ前記クロック制御回路１２より供給されるクロッ
クをカウントする。

１４はキー入力検出回路であり、カウンタ１３のカウン
ト値が所定数に達したときに、入力されたキー入力信号
を正規のものとして検出するとともに、前記クロック制
御回路１２がクロック信号の通過を阻止するように制御
する。

〔作　用〕

クロック発生回路１１は所定周波数のクロックを発生し
て、クロック制御回路１２に供給する。

このクロック周波数は、除去しようとするチャタリング
やノイズの信号幅及び人間が実際にキーを押したときに
発生する正規のキー入力信号の信号幅等を考慮して選定
される。

クロックｌｉｔ］御回路１２は、動作開始時はクロック
発生回路１１から入力されるクロックを通過させるよう
に制御されている。

一方、カウンタ１３は、図示しないオペレーションパネ
ル等にあるキーがオンされて、キー入力信号がオンにな
ったときに初めてカウント動作を開始する構成になって
いるが、チャタリングやノイズが混入すると、それによ
ってもカウントを開始するようになる。

キー入力信号がオンになると、カウンタＩ３はクロック
制御回路１２より供給されるクロックのカウントを開始
する。

キー入力検出回路１４は、カウンタ１３のカウント値が
所定数に達したときに、入力されたキー入力信号を正規
のものとして検出する。この所定カウント数は、除去し
ようとするチャタリングやノイズの信号幅に対応して選
定される。

キー入力検出回路１４は、更にカウンタ１３のカウント
値が所定数に達したときに、前記クロック制御回路１２
がクロックパルスの通過を阻止するように制御する。こ
れにより、以降のカウンタ１３のカウンタ動作は行われ
なくなり、キー入力信号が不必要に長時間入力されても
、キー入力検出信号が続けて誤って発生することが防止
される。

いま、チャタリングやノイズがキー入力信号の入力線に
混入すると、カウンタ１３は、クロック制御回路１２か
ら供給されるクロックのカウント動作を開始する。

しかし、チャタリングやノイズの信号幅はキー入力信号
の信号幅に比べて濫かに狭いため、カウンタ１３が所定
クロック数をカウントしないうちにチャタリングやノイ
ズはオフとなって、リセットされる。チャタリングやノ
イズが複数個存在しても、同様にしてカウンタ１３はリ
セットを繰り返すので、そのカウント数が所定のカウン
ト数に達することはない。

したがって、キー入力検出回路１４からキー入力検出信
号は発生されず、これにより、チャタリングやノイズを
確実に除去して、キー入力信号のみを正しく検出するこ
とができる。

また、クロック発生回路ＩＩが発生するクロック周波数
を高くすると、カウンタ１３が所定数カウントするに要
する時間は短くなるので、短い時間幅のチャタリングや
ノイズを除去することができる。一方、クロック周波数
を低くすると、カウンタ１３が所定数カウントするに要
する時間は長くなるので、長い時間幅のチャタリングや
ノイズを除去することができる。このように、クロック
発生回路１１の発生するクロック周波数を調整すること
により、任意の時間幅のチャタリングやノイズを選択的
に除去することができる。

以上のように、カウンタ１３を設けて、キー入力信号が
オンである期間中のみクロックをカウントし、所定数カ
ウントしたときにキー入力の検出を行うようにしたので
、実際のキー操作により発生したキー入力信号のみを正
しく検出して、チャタリングやノイズ等による誤検出を
確実に防止することができる。

また、チャタリング等の誤検出防止回路は、すべてロジ
ック部品のみで構成することが可能であるので、設計が
容易であり、ＬＳＩ化等の場合にも、抵抗やコンデンサ
が不要であることから、部品点数が減少されて基板の実
装面積もＬＳＩ分に減少されるようになり、コストを低
減することができる。

更に、クロックの周波数を調整することにより、除去し
たいチャタリングやノイズの幅を任意に変更することが
できるので、実際に発生するチャタリングやノイズの幅
に対応してクロック周波数を選定することにより、チャ
タリングやノイズをより確実に除去して誤検出を防止す
ることができる。

〔実施例〕

本発明の一実施例を、第２図及びび３図を参照して説明
する。第２図は本発明の一実施例の構成の説明図、第３
図は同実施例の動作タイミングチャートである。

（Ａ）　　実施例の構成 第２図において、クロック発生回路１１、クロック制御
回路１２、カウンタ１３及びキー入力検出回路１４につ
いては、第１図で説明したとおりである。

本実施例では、クロック発生回路１１は、中心周波数を
１０ＫＨｚ　（周期はＯ，１ｍ５ｅｃ）とする可変周波
数のクロンク信号ＣＬＫを発生する。

クロック制御回路１２は、ＮＡＮＤ回路で構成される。

Ｎ４８０回路の一方の入力端子にクロック発生回路１２
からの出力が加えられ、他方の入力端子にキー入力検出
回路１４のクロック制御信号が加えられる。

カウンタ１３は、本実施例では４ビツトのカウンタであ
り、出力端子口Ａ、ＱＢ、ＱＣ，ＱＤに、１．２．４．
８ビツトの各出力が発生される。ＣＫはクロック端子で
あり、クロック制御回路１２からのクロック信号が供給
される。ＣＬはリセット信号が入力されるクリア端子で
あり、キー入力信号がオンになると、リセット信号がＨ
レベルになってリセットが解除され、カウンタ１３にそ
のカウント動作を開始させる。

キー入力検出回路１４において、１４１はＮ４８０回路
であり、カウンタ１３の出力端子ＱＡ及びＱＤからの１
及び８ビツト出力が加えられ、そのナンド出力がクロッ
ク制御信号としてクロック制御回路１２のＮ４８０回路
の他方の端子に加えられる。このクロック制御信号は、
カウンタ１３がクロック信号ＣＬＫの９個目をカウント
して、その出力端子ＱＡ及びＱＯがともに１　（Ｈレベ
ル）になったときに発生される。

１４２はインバータであり、カウンタ１３の出力端子Ｑ
Ｄの１ビツト出力を反転する。１４３はＡＮＤ回路であ
り、クロック発生回路１１、クロック制御回路１２のＮ
４８０回路及びカウンタ１３の８ビツト出力端子口りか
らの各入力のアンド出力を発生する。

１４４はＤ−ＦＦであり、Ｄ端子に５ボルトの正電圧を
加えられ、クロック端子ＣＫには、ＡＮＤ回路１４３か
らの出力が加えられる。ｘＯは出力端子であり、キー入
力検出信号が出力される。本実施例では、このキー入力
検出信号は、割り込み信号ＮＩＲＱとして使用される。

　ＣＬはクリア端子であり、リセット信号が加えられる
。

これより、本実施例では、キー入力検出信号はカウンタ
１３がクロック信号ＣＬＫを８個カウントしたとき、す
なわちキーが０．８ｍ５ｅｃ以上押されたときに発生し
、その場合に正規のキー入力信号として検出される。こ
れに対し、０．８■ｓｅｃより狭い幅の信号は、ノイズ
と判断されて、正規のキー入力検出信号として検出され
ない。

１５はＮ４８０回路であり、図示しないオペレーション
パネルにあるキーが押されたときに発生するキー入力信
号ＮＫＥＹＯ〜ＮＫＥＹ７　　（一般に複数個）が入力
され、そのＮＡＮＤ出力を発生する。

１６はＡＮＤ回路であり、システムリセット信号ＮＲ３
Ｔ及びＮＡＮＤ回路１５のアンド出力としてリセット信
号を発生し、カウンタ１３のクリア端子ＣＬに加える。

なお、システムリセット信号ＮＲＳＴはハード的なリセ
ット信号であり、例えば、電源投入時に図示しないシス
テムコントローラから入力される。

１７はＡＮＤ回路であり、システムリセット信号ＮＲ３
Ｔ及びイネーブル信号ＥＮＢのアンド出力としてリセッ
ト信号を発生し、Ｄ−ＦＦ　１４４のクリア端子ＣＬに
加える。なお、イネーブル信号ＥＮＢはチャタリング等
の誤検出防止回路をイネーブルにする信号であり、図示
しないシステムコントローラから入力され、Ｈルベルの
とき割り込みはイネーブル状態になり、Ｌレベルのとき
マスク状態になる。

（Ｂ）実施例の動作 実施例の動作を、チャタリングが発生した場合を例にと
り、第３図の動作タイミングチャートを参照して説明す
る。

クロック発生回路１１は、第３図（ａ）に示す周波数が
１０ＫＨｚのクロック信号ＣＬＫを発生する。このクロ
ック信号ＣＬＫは、クロック制御回路１２を通ってカウ
ンタ１３のクロック端子ＣＬに入力されるが、その波形
は第３図（ロ）に示すように、クロック信号ＣＬＫを反
転したものとなる。

図示しないシステムコントローラは、電源投入時にシス
テムリセット信号ＮＲ３Ｔを発生してＡＮＤ回路１７に
加え、次いでイネーブル信号ＥＮＢを発生してＡＮＤ回
路１７に加える（第３図（ロ）及び（ｃ））。

システムリセット信号ＮＲＳＴ及びイネーブル信号ＥＮ
ＢがともにＨレベルになると、ＡＮＤ回路１７の発生す
るリセット信号は、第３図（ｅ）に示すように時点Ｔ２
においてＨレベルとなり、１）−ＦＦ１４４はリセット
を解除して、ネーブル、すなわち割り込み可能になる。

図示しないオペレーションパネルのキーが押されないと
きは、キー入力信号ＮＫＥＹＯ−ＮＫＥＹ７はすべてＨ
レベルであるので、ＮＡＮＤ回路１５の出力はＬレベル
となる。これにより、へＮＤ回路１６の発生するリセッ
ト信号はＬレベルとなって、カウンタ１３はリセット状
態を維持し、その出力端子ＱＡ〜ＱＤの出力はオールＯ
にクリアされた状態を維持する。

この状態で図示しないオペレーションパネル上の一つの
キーが押されると、対応するキー入力信号（例えばＮＫ
ＥＹＯ）が発生される（第３図（ｄ））。

キー入力信号ＮＫＥＹＯ−ＮＫＥＹ７は、対応するキー
が押されないときはＨレベルであるが、キーが押された
ときはＬレベルになる。

キー入力信号ＮＫＥＹＯ〜ＮＫＥＹ７の何れか（図の場
合は、はＮＫＥＹＯ）が時点Ｔ、においてオンすなわち
Ｌレベルになると、ＮＡＮＤ回路１５の出力はＨレベル
となるので、ＡＮＤ回路１６０発生するはりセット信号
は、第３図げ）に示すように時点Ｔ３においてＨレベル
となる。これにより、カウンタ１３はリセットを解除さ
れて、カウント動作を開始する。

いま、キーが押されたときに、第３図（ｄ）に示すよう
なチャタリングＣ３１〜Ｃ３３が発生すると、チャタリ
ングＣ５＋〜Ｃ３，がＨレベルになる毎にカウンタ１３
はリセットされてその出力端子ＱＡ−ＱＤの出力はオー
ル０にクリアし、Ｌレベルになる毎にカウント動作を再
開することを繰り返す。これにより、出力端子ＱＡ−Ｑ
Ｄの出力は、第３図（濁及び（５）に示すように変化す
る。

しかしながら、チャタリングＣ５ｉ　””Ｃ５３の信号
幅は、キー入力検出信号として検出される信号の幅０．
８１ＩＳｅＣより温かに狭いので、カウンタ１３が所定
の８個のクロック信号ＣＬＫをカウントしない間にリセ
ットされ、次に説明するチャタリング終了後の動作から
分かるように、キー入力検出信号は発生されない。

次に、第３図（ｄ）に示すように、時点Ｔ、。において
チャタリングが終了して、キー入力信号ＮＫＥＹＯが定
常的にＬレベルになると、カウンタ１３はクロック信号
ＣＬＫのカウントを再開する。

これにより、カウンタ１３の出力端子ＱＡの出力は、時
点Ｔ、。以降は第３図（濁にように、クロック信号ＣＬ
Ｋの１／２の周期でＨレベルとＬレベルに変化する。

カウンタ１３が第３図（２）に示す８個のクロック信号
ＣＬＫ（１〜８）をカウントした時点’Ｌｓで、出力端
子ＯＡの出力はＬレベルになるので、それを反転したイ
ンバータ１４３の出力はＨレベＪしになる。また、出力
端子ＱＤの出力は、第３図（ハ）に示すように、８個の
クロック信号ＣＬＫをカウントした時点ＴＩＩ以降はＨ
レベルになっている。

したがって、次の時点Ｔ＋９で第３図（ａ）に示す９個
目のＨレベルのロック信号ＣＬＫが入力されたとき、へ
ＮＤ回路１４３の３入力がともにＨレベルになり、その
出力は第３図（ｉ）に示すように、それまでのＬレベル
からＨレベルに立ち上がる。

これにより、Ｄ−ＦＦ１４４のクロック端子ＣＫもそれ
までのＬレベルからＨレベルに立ち上がり、その出力端
子ＸＱは、時点Ｔ３．においてそれまでのＨレベルから
Ｌレベルに低下して、キー入力検出信号（割り込み信号
ＮＩＲＱ）を発生する（第３図（１）の７１９時点参照
）。

一方、カウンタ１３が、第３図（２）に示す８個のクロ
ック信号ＣＬＫ（１〜８）をカウントすると、９個目の
ツク信号ＣＬＫの立ち上がり時点Ｔ２゜で、カウンタ１
３の出力端子口Ａ及びＱＤがともに１　　（Ｈレベル）
になる。

これにより、ＮＡＮＤ回路１４１の発生するクロック制
御信号は、第３図（ｊ）に示すように、時点ＴｔＯにお
いてＬレベルになるので、クロック制御回路１２のＮＡ
ＮＤ回路は閉じ、カウンタ１３に対するクロック信号Ｃ
ＩＪの供給が遮断されて、そのカンウド動作は停止され
、その出力端子ＱＡ及びＱＤがともに１　（Ｈレベル）
状態を保持し続ける。

この結果、ＡＮＤ回路１４３の出力は、第３図（ｉ）に
示すように、時点Ｔ２゜において再びＬレベルに低下す
るので、Ｄ−ＦＦ１４４に次のクロックは入力されず、
その出力端子×Ｑは、Ｌレベルのキー入力検出信号（割
り込み信号ＮＩＲＱ）を発生し続ける。

この割り込み信号ＮＩＲＱを受けて、所定の割り込み処
理が終了すると、図示しないシステムコントローラは、
システムリセット信号ＮＲＳＴを発行してカウンタ１３
をクリアし、次のキー入力動作を可能にする。以下、オ
ペレーション・パネル上のキーが押される毎に、前述の
動作が繰り返される。

キーを押したときにチャタリングｃｓ、−ＣＳ３か発生
しても、チャタリングＣＳ＋〜Ｃ８，の信号幅はキー入
力検出信号として検出される信号の幅０．８ｍ５ｅｃよ
り遥かに狭いので、カウンタ１３が所定の８個のクロッ
ク信号ＣＬＫをカウントしない間にリセットされる。し
たがって、前述の説明から明らかなように、キー入力検
出信号（割り込み信号ＮＩＲＱ）は発生されず、これら
の信号の誤検出は確実に防止されることになる。

以上、キーが押されたときに発生するチャタリングによ
る誤検出を防止する動作について説明したが、チャタリ
ング以外の一般のノイズについても、同様にしてそれに
よる誤検出を防止することができる。

また、防止対象となるチャタリングやノイズのの種類は
、オペレーション・パネルの構成や装置の設置場所、周
囲の環境によって変化するので、チャタリングやノイズ
による誤検出を確実に防止するためには、実際に発生す
るチャタリングやノイズに合わせて、防止対象となるチ
ャタリングやノイズの信号幅を変更することが必要であ
る。

しかし、本発明によれば、クロック発生回路１１の周波
数を調整することにより、簡単かつ正確に防止対象とな
るチャタリングやノイズの信号幅を変更することが可能
であるので、チャタリングやノイズによる誤検出を確実
に防止することできる。

〔効　果〕

以上説明したように、本発明によれば、次の諸効果が得
られる。

（１）カウンタを設けて、キー入力信号がオンである期
間中のみクロックをカウントし、所定数カウントしたと
きにキー入力の検出を行なうようにしたので、実際のキ
ー操作により発生したキー入力信号のみを正しく検出し
て、チャタリングやノイズ等による誤検出を確実に防止
することができる。

（２）チャタリング等の誤検出防止回路は、すべてロジ
ック部品のみで構成することが可能であるので、設計が
容易であり、ＬＳＩ化等の場合にも、抵抗やコンデンサ
が不要であることがら、部品点数が減少されて基板の実
装面積もＬＳＩ分に減少されるようになり、コストを低
減することができる。

（３）クロックの周波数を調整することにより、除去し
たいチャタリングやノイズの幅を任意に変更することが
できるので、実際に発生するチャタリングやノイズの幅
に対応してクロック周波数を選定することにより、チャ
タリングやノイズをより確実に除去して誤検出を防止す
ることができる。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の一実施例の構成の説明図、第３図は同
実施例の動作タイミングチャート、第４図は従来のチャ
タリング等の誤検出防止回路の説明図である。 第１図及び第２図において、 １１・・・クロック発生回路、１２・・・クロック制御
回路、１３・・・カウンタ、１４・・・キー入力検出回
路、１５・・・ＮＡＮＤ回路、１６・・・ＡＮＤ回路。 季ｆ叩。禿埋悦叶目 第１■ 従来の肇イ９ソ〉ゲ透の１夫矛針弘帖正ビ■を第４ 図

Claims (2)

【特許請求の範囲】
1. （１）キー操作時に発生するチャタリングや一般のノイ
   ズによる誤検出を防止するチャタリング等の誤検出防止
   回路において、 （ａ）所定周波数のクロック信号を発生するクロック発
   生回路（１１）と、 （ｂ）クロック発生回路（１１）から入力されるクロッ
   ク信号の通過を制御するクロック制御回路（１２）と、 （ｂ）キー入力信号がオンである期間中のみ前記クロッ
   ク制御回路（１２）より供給されるクロックをカウント
   するカウンタ（１３）と、（ｃ）カウンタ（１３）のカ
   ウント値が所定数に達したときに、入力されたキー入力
   信号を正規のものとして検出するとともに、前記クロッ
   ク制御回路（１２）がクロック信号の通過を阻止するよ
   うに制御するキー入力検出回路（１４）、 を備えたことを特徴とするチャタリング等の誤検出防止
   回路。
2. （２）クロック発生回路（１１）が可変周波数のクロッ
   ク発生回路であり、クロック制御回路（１２）、カウン
   タ（１３）及びキー入力検出回路（１４）等の各回路が
   、すべてディジタル回路て構成されることを特徴とする
   請求項（１）記載のチャタリング等の誤検出防止回路。