JPH04109649A - ハイブリッドicの品質管理方法 - Google Patents
ハイブリッドicの品質管理方法Info
- Publication number
- JPH04109649A JPH04109649A JP2226719A JP22671990A JPH04109649A JP H04109649 A JPH04109649 A JP H04109649A JP 2226719 A JP2226719 A JP 2226719A JP 22671990 A JP22671990 A JP 22671990A JP H04109649 A JPH04109649 A JP H04109649A
- Authority
- JP
- Japan
- Prior art keywords
- hybrid
- quality
- quality control
- testing
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 16
- 238000012360 testing method Methods 0.000 claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 238000003908 quality control method Methods 0.000 claims description 17
- 239000010410 layer Substances 0.000 description 29
- 239000004020 conductor Substances 0.000 description 17
- 239000000758 substrate Substances 0.000 description 10
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000013523 data management Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 238000009331 sowing Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- General Factory Administration (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明はハイブリッドIC完成までの製造工程中の各
作業工程において品質管理を行なうための品質管理方法
に関する。
作業工程において品質管理を行なうための品質管理方法
に関する。
[従来の技術]
ハイブリッドICは、抵抗体膜形成、電極導体層形成、
絶縁層形成、チップ部品形成等の複数の作業工程により
、抵抗体部、電極導体部、層間絶縁部、チップ部などの
構成要素を基板上に形成して完成するが、高い信輔性が
求められるハイブリッド■C1例えば航空機搭載用のハ
イブリ・ンド■Cなどは、各作業工程毎に品質管理のた
めの試験をする必要がある。以下に、この試験の仕方を
説明する。
絶縁層形成、チップ部品形成等の複数の作業工程により
、抵抗体部、電極導体部、層間絶縁部、チップ部などの
構成要素を基板上に形成して完成するが、高い信輔性が
求められるハイブリッド■C1例えば航空機搭載用のハ
イブリ・ンド■Cなどは、各作業工程毎に品質管理のた
めの試験をする必要がある。以下に、この試験の仕方を
説明する。
C、A ’)第2図(イ)に示すように、基板1上に抵
抗体膜2を介して形成したバリア層3上に電極導体層4
を形成した場合には、電極導体層4のバJア層3への密
着性を評価するために、電極導体層4上にテストピース
5を接着剤6で固定してダインエア測定器7を用いて、
せん断破壊力を測定する。
抗体膜2を介して形成したバリア層3上に電極導体層4
を形成した場合には、電極導体層4のバJア層3への密
着性を評価するために、電極導体層4上にテストピース
5を接着剤6で固定してダインエア測定器7を用いて、
せん断破壊力を測定する。
(B)第2図(ロ)に示すように、基板1上に抵抗体膜
2及びバリア層3を介して形成した下部電極導体層4a
上に絶縁層8を介して上部電極導体層4bを形成した場
合には、絶縁層8の評価をするために、絶縁破壊電圧測
定器9の一方の端子を上部電極導体14bに、他方の端
子を下部電極導体層4aに接続し、絶縁破壊電圧と誘電
率を測定する。
2及びバリア層3を介して形成した下部電極導体層4a
上に絶縁層8を介して上部電極導体層4bを形成した場
合には、絶縁層8の評価をするために、絶縁破壊電圧測
定器9の一方の端子を上部電極導体14bに、他方の端
子を下部電極導体層4aに接続し、絶縁破壊電圧と誘電
率を測定する。
(C)第2図(ハ)に示すように、基板1上に抵抗体I
i!I2及びバリア層3を介して形成した電極導体層4
上に導電性接着剤10でチップ部品11を固定した場合
には、チ・ツブ部品11の電極導体層4への密着性を評
価するために、ダインエア測定器7で接着せん断強度を
測定する。
i!I2及びバリア層3を介して形成した電極導体層4
上に導電性接着剤10でチップ部品11を固定した場合
には、チ・ツブ部品11の電極導体層4への密着性を評
価するために、ダインエア測定器7で接着せん断強度を
測定する。
(D)第2図(ニ)に示すように、第2図(ハ)に示す
チップ部品11を電極導体層4にワイヤボンディングし
た場合には、チップ部品11のワイヤボンディング強度
を評価するために、プルテスタ12で破壊強度と破壊モ
ードを測定する。
チップ部品11を電極導体層4にワイヤボンディングし
た場合には、チップ部品11のワイヤボンディング強度
を評価するために、プルテスタ12で破壊強度と破壊モ
ードを測定する。
ところで、ハイブリッドICは、通常、1枚の基板で多
数の同一製品を同時に作製するので、従来、前記した試
験はそのうちの最低1つのハイブリッドICに対して作
業工程毎に行なっていた。
数の同一製品を同時に作製するので、従来、前記した試
験はそのうちの最低1つのハイブリッドICに対して作
業工程毎に行なっていた。
〔発明が解決しようとする課題〕
しかし、前記した従来の品質管理のための試験方法では
次のような問題があった。
次のような問題があった。
(1)前記した試験で、(A)、<C>、(D)ではチ
ップ部のパターン、(B)では層間絶縁部のパターンが
使用不能になり、1枚の基板で作製されるハイブリッド
JCのうち、最低1つは品質管理用として犠牲にしなけ
ればならない。
ップ部のパターン、(B)では層間絶縁部のパターンが
使用不能になり、1枚の基板で作製されるハイブリッド
JCのうち、最低1つは品質管理用として犠牲にしなけ
ればならない。
(2)実際の製品のパターンを使用して試験をするため
、パターンが一&ずしも試験をやり易い形態になってい
ない。
、パターンが一&ずしも試験をやり易い形態になってい
ない。
(3)ハイブリッドICの種類が変わるたびに試験をす
るための装置を変更しなければならない。
るための装置を変更しなければならない。
(4)データヘースのフォーマントがハイブリッドIC
の種類毎に異なり、コンピュータによるデータ管理がし
に(い。
の種類毎に異なり、コンピュータによるデータ管理がし
に(い。
本発明は上記課題を全て解消できるハイブリッドTCの
品質管理方法を提供することを目的とする。
品質管理方法を提供することを目的とする。
上記目的を達成するために本発明のハイブリッドICの
品質管理方法は、基板周辺のハイブリッドICが作製さ
れない余白部分に、前記ハイブリッドICの製造工程に
おける各作業工程での品質管理用の所要数の試験パター
ンを配置し、これらの試験パターンを用いてハイブリッ
ドICの品質管理を行なうようにしたものである、 [作用コ 本発明のハイブリッドICの品質管理方法では、基板周
辺の余白部分、つまり、最終的に破棄される部分に設け
た所要数の試験パターンで、前記ハイブリッドICの製
造工程中の各作業工程における品質管理のための試験が
行われる。
品質管理方法は、基板周辺のハイブリッドICが作製さ
れない余白部分に、前記ハイブリッドICの製造工程に
おける各作業工程での品質管理用の所要数の試験パター
ンを配置し、これらの試験パターンを用いてハイブリッ
ドICの品質管理を行なうようにしたものである、 [作用コ 本発明のハイブリッドICの品質管理方法では、基板周
辺の余白部分、つまり、最終的に破棄される部分に設け
た所要数の試験パターンで、前記ハイブリッドICの製
造工程中の各作業工程における品質管理のための試験が
行われる。
し実施例]
次に、本発明の一実施例を第1図に基づいて説明する。
この図中、1はハイブリッドICの基板全体を示し、こ
の基板1はその周辺部を除いて図中の破線で示すように
8つの領域−に分割されていて、それぞれの領域に同一
のハイブリッドICを作製する。つまり、ハイブリッド
ICが完成したときには破線に沿って切断することによ
り、この基板1からは8つの同一のハイブリッドICが
作製される。また、基板1の周辺部(ハイブリッドIC
が作製されない部分)は、四隅の部分1aを除いて図中
の二点鎖線で示すように複数の領域に分割されていて、
それぞれの領域には以下に示スような品質確認用の試験
をするためのパターンを配置する。
の基板1はその周辺部を除いて図中の破線で示すように
8つの領域−に分割されていて、それぞれの領域に同一
のハイブリッドICを作製する。つまり、ハイブリッド
ICが完成したときには破線に沿って切断することによ
り、この基板1からは8つの同一のハイブリッドICが
作製される。また、基板1の周辺部(ハイブリッドIC
が作製されない部分)は、四隅の部分1aを除いて図中
の二点鎖線で示すように複数の領域に分割されていて、
それぞれの領域には以下に示スような品質確認用の試験
をするためのパターンを配置する。
領域P1:抵抗体膜や電極導体層を工・lチングする作
業工程において、工・ソチングが正常に行われたかどう
かを試験するパターン。
業工程において、工・ソチングが正常に行われたかどう
かを試験するパターン。
領域P2:抵抗体膜を形成する作業工程において、シー
ト抵抗値を測定し、抵抗体の厚さ、熱処理などが正常に
実施されたかどうかを試験するパターン。
ト抵抗値を測定し、抵抗体の厚さ、熱処理などが正常に
実施されたかどうかを試験するパターン。
領域P3 :@極厚体層を形成する作業工程において、
電極導体層が基板に十分に密着し、はがれないかどうか
を試験するパターン。
電極導体層が基板に十分に密着し、はがれないかどうか
を試験するパターン。
領域P4:絶縁層を形成する作業工程において、絶縁層
の厚さ、静電容量、絶縁破壊電圧を測定し、絶縁層の状
態、硬化条件などに問題があるかどうかを試験するパタ
ーン。
の厚さ、静電容量、絶縁破壊電圧を測定し、絶縁層の状
態、硬化条件などに問題があるかどうかを試験するパタ
ーン。
領域P5:絶縁層を形成する作業工程において、絶縁層
の電極導体層や基板などと十分な密着強度を保持してい
るどうかを試験するパターン。
の電極導体層や基板などと十分な密着強度を保持してい
るどうかを試験するパターン。
領域P6:チツプ部品を形成する作業工程において、試
験用の標準チップを導電性接着剤を用いて接着して加熱
硬化させ、ダインエア測定器を用いて破壊試験を行ない
、接着強度を測定し、接着剤が正常であったかどうかを
試験するパターン。
験用の標準チップを導電性接着剤を用いて接着して加熱
硬化させ、ダインエア測定器を用いて破壊試験を行ない
、接着強度を測定し、接着剤が正常であったかどうかを
試験するパターン。
領域P7:チツプ部品をワイヤボンディングする作If
f T、程において、複数本ワイヤボンディングし、プ
ルテスタで破壊強度を測定し、破壊強度から導体やワイ
ヤボンダーに異常がないかどうかを試験するパターン。
f T、程において、複数本ワイヤボンディングし、プ
ルテスタで破壊強度を測定し、破壊強度から導体やワイ
ヤボンダーに異常がないかどうかを試験するパターン。
領域P8:上部電極層を形成する作業工程において、上
部電極層が絶縁層や基板に十分に密着し、はがれないか
どうかを試験するパターン。
部電極層が絶縁層や基板に十分に密着し、はがれないか
どうかを試験するパターン。
以上の構成において、ハイブリッドICの製造工程中で
は、各作業工程で必要な試験パターンを各領域P1〜P
8に作製して、それぞれのパターンを使用して品質管理
を行ない、装置への基板の固定や取り扱い等は四隅の部
分1aを利用して行なう。そして、ハイブリッドICが
完成したならば、iHの部分を切断して、個々のハイブ
リ・ソドICに分割し、試験パターンを配置した領域P
1〜P8及び四隅の部分1aは廃棄する。
は、各作業工程で必要な試験パターンを各領域P1〜P
8に作製して、それぞれのパターンを使用して品質管理
を行ない、装置への基板の固定や取り扱い等は四隅の部
分1aを利用して行なう。そして、ハイブリッドICが
完成したならば、iHの部分を切断して、個々のハイブ
リ・ソドICに分割し、試験パターンを配置した領域P
1〜P8及び四隅の部分1aは廃棄する。
なお、前記した試験パターンは代表例を示したに過ぎず
、ハイブリッドICの種類に応じ必要な試験パターンを
各領域に配置するようにすればこの発明は実施できる。
、ハイブリッドICの種類に応じ必要な試験パターンを
各領域に配置するようにすればこの発明は実施できる。
[発明の効果]
本発明のハイブリッドICの品質管理方法では、基板周
辺の余白部分、つまり、最終的に破棄される部分に、品
質管理用の所要の数の試験パターンを配置したので次の
ような優れた効果を生じる。
辺の余白部分、つまり、最終的に破棄される部分に、品
質管理用の所要の数の試験パターンを配置したので次の
ような優れた効果を生じる。
■実際のハイブリッドICのパターンを試験のために使
用しなくてすむので、1枚の基板上に作製されるハイブ
リッドTCを1つも犠牲にすること無く品質管理が実施
できる。
用しなくてすむので、1枚の基板上に作製されるハイブ
リッドTCを1つも犠牲にすること無く品質管理が実施
できる。
■試験パターンを所要数自由にデザインできるので、試
験を簡単に行なうことができる。
験を簡単に行なうことができる。
■基板のサイズを統一すれば、ハイブリッドICの種類
が変わっても同一の試験装置が使用できる。
が変わっても同一の試験装置が使用できる。
■試験データのフォーマットが統一され、データベース
が作す易<コンピュータによるデータ分析や管理が容易
にできる。
が作す易<コンピュータによるデータ分析や管理が容易
にできる。
第1図は本発明の一実施例を示す平面図、第2図(イ)
〜く二)はそれぞれ従来のハイブリッドICの品質管理
のための試験の仕方を示す縦断側面図である。 第1図 1・・・基板
〜く二)はそれぞれ従来のハイブリッドICの品質管理
のための試験の仕方を示す縦断側面図である。 第1図 1・・・基板
Claims (1)
- 複数の同一のハイブリッドICを同時に作製する一枚の
基板周辺の余白部分に、前記ハイブリッドICの製造工
程における各作業工程での品質管理用の所要数の試験パ
ターンを配置し、これらの試験パターンを用いてハイブ
リッドICの品質管理を行なうようにしたことを特徴と
するハイブリッドICの品質管理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2226719A JPH04109649A (ja) | 1990-08-30 | 1990-08-30 | ハイブリッドicの品質管理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2226719A JPH04109649A (ja) | 1990-08-30 | 1990-08-30 | ハイブリッドicの品質管理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04109649A true JPH04109649A (ja) | 1992-04-10 |
Family
ID=16849557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2226719A Pending JPH04109649A (ja) | 1990-08-30 | 1990-08-30 | ハイブリッドicの品質管理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04109649A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151805A (ja) * | 2000-11-10 | 2002-05-24 | Kyocera Corp | 多数個取りセラミック配線基板 |
WO2024101240A1 (ja) * | 2022-11-09 | 2024-05-16 | 京セラ株式会社 | 多層基板、複合フィルタ、通信装置、多層基板の検査方法、多層基板の製造方法、および複合フィルタの製造方法 |
-
1990
- 1990-08-30 JP JP2226719A patent/JPH04109649A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151805A (ja) * | 2000-11-10 | 2002-05-24 | Kyocera Corp | 多数個取りセラミック配線基板 |
JP4511013B2 (ja) * | 2000-11-10 | 2010-07-28 | 京セラ株式会社 | 多数個取りセラミック配線基板 |
WO2024101240A1 (ja) * | 2022-11-09 | 2024-05-16 | 京セラ株式会社 | 多層基板、複合フィルタ、通信装置、多層基板の検査方法、多層基板の製造方法、および複合フィルタの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2359152C2 (ja) | ||
EP0178227B1 (en) | Integrated circuit semiconductor device formed on a wafer | |
US5969533A (en) | Probe card and LSI test method using probe card | |
KR900002689B1 (ko) | 반도체 장치 및 그 제조방법과, 그 반도체 장치의 제법에 사용되는 테이프 캐리어 | |
JPH11191577A (ja) | テープキャリア、半導体アッセンブリ及び半導体装置並びにこれらの製造方法並びに電子機器 | |
JPH04109649A (ja) | ハイブリッドicの品質管理方法 | |
JP5774332B2 (ja) | プローブカード用セラミック基板及びその製造方法 | |
JPH05341246A (ja) | マトリクス型表示素子の製造方法 | |
CN113314510A (zh) | 一种堆叠芯片及制备方法 | |
JP3971627B2 (ja) | 中間層回路の特性評価方法 | |
JPH02297993A (ja) | 膜回路装置の製造方法 | |
JPH02184043A (ja) | 半導体装置の製造方法 | |
JP3208095B2 (ja) | 半導体装置の検査装置 | |
JPH03196536A (ja) | 半導体集積回路装置 | |
JPH118328A (ja) | 半導体装置およびその製造方法並びにその識別方法 | |
JPS62145764A (ja) | 半導体集積回路 | |
JPH0282634A (ja) | テープキャリア | |
JPH0729783A (ja) | 2枚の半導体ウエハーを重ね合わせる方法 | |
JPS6165465A (ja) | 厚膜多層基板における膜抵抗体の製造方法 | |
KR920001026B1 (ko) | 알파입자 보호필름을 갖는 반도체 구조체 및 그 제조방법 | |
JPH05160215A (ja) | 半導体装置用評価装置 | |
JP2702565B2 (ja) | Tab―icの電気特性検査法 | |
JP3724927B2 (ja) | 半導体装置の試験方法 | |
JPH0621117A (ja) | 半導体装置の製造方法 | |
JPS61263116A (ja) | 半導体装置 |