JPH04109642A - フィルムキャリア - Google Patents
フィルムキャリアInfo
- Publication number
- JPH04109642A JPH04109642A JP22889290A JP22889290A JPH04109642A JP H04109642 A JPH04109642 A JP H04109642A JP 22889290 A JP22889290 A JP 22889290A JP 22889290 A JP22889290 A JP 22889290A JP H04109642 A JPH04109642 A JP H04109642A
- Authority
- JP
- Japan
- Prior art keywords
- band
- conductive band
- film carrier
- plating
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007747 plating Methods 0.000 abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 9
- 238000005530 etching Methods 0.000 abstract description 7
- 238000000465 moulding Methods 0.000 abstract description 2
- 230000007257 malfunction Effects 0.000 abstract 2
- 239000004065 semiconductor Substances 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体素子等の実装のために使用するフィル
ムキャリアに関する。
ムキャリアに関する。
所謂、フィルムキャリアは、絶縁性フィルム上に半導体
素子の電極に対応するリード等をパターン成形して成り
、半導体素子の実装に際してその電極と上記リードを接
続するようにしたものであるか、近年、ワイヤボンデイ
ンク法に代わるものとして有用性が認められている。こ
れ以前、半導体素子及びプリント基板の接続に使用され
ていたワイヤボンディング法では、半導体素子とリード
フレームとをワイヤを介して接続し、リードフレームを
プリント基板に半田付するようになっていた。しかし、
半導体素子の集積度が向上するのに伴いその電極数が増
加したことから、種々の不都合が生じて来た。即ち、半
導体素子の電極数の増加に対応してその接続回数（工数
）も増大して生産性が低下すると共に、リードフレーム
の面積が増大するため実装密度としては実賃上、小さく
なる。更に、集積度向上に伴ない歩留まりが低下するも
のの実装状態でなければ接続の良否等をテストすること
ができない等の点である。これに対して、上記フィルム
キャリアによれば、ワイヤボンディング法に比べて薄（
且つ小面積で済み、又、半導体素子の電極数に拘らず、
−括接続を可能ならしめ、更に実装前に電気的テストを
行なうことができるため良品のみが実装されるようにす
ることができ、従ってワイヤボンディング法よりも有用
性か高い。
素子の電極に対応するリード等をパターン成形して成り
、半導体素子の実装に際してその電極と上記リードを接
続するようにしたものであるか、近年、ワイヤボンデイ
ンク法に代わるものとして有用性が認められている。こ
れ以前、半導体素子及びプリント基板の接続に使用され
ていたワイヤボンディング法では、半導体素子とリード
フレームとをワイヤを介して接続し、リードフレームを
プリント基板に半田付するようになっていた。しかし、
半導体素子の集積度が向上するのに伴いその電極数が増
加したことから、種々の不都合が生じて来た。即ち、半
導体素子の電極数の増加に対応してその接続回数（工数
）も増大して生産性が低下すると共に、リードフレーム
の面積が増大するため実装密度としては実賃上、小さく
なる。更に、集積度向上に伴ない歩留まりが低下するも
のの実装状態でなければ接続の良否等をテストすること
ができない等の点である。これに対して、上記フィルム
キャリアによれば、ワイヤボンディング法に比べて薄（
且つ小面積で済み、又、半導体素子の電極数に拘らず、
−括接続を可能ならしめ、更に実装前に電気的テストを
行なうことができるため良品のみが実装されるようにす
ることができ、従ってワイヤボンディング法よりも有用
性か高い。
第３図は従来のかかるフィルムキャリアの構成例を示し
ているが、図中、１は帯状（通常、幅３５ｍｍ、４８ｍ
ｍ及び７０ｍｍの種類のものがあるが、その一部分が図
示されている）の絶縁性フィルム、２は絶縁性フィルム
ｌの両端部に沿って多数列設されたスプロケット用スル
ーホール、３はスルーホール２の内側で該スルーホール
列と平行になっている導通帯、４は半導体素子を載置す
るために開設されたデイバイスホール、５は半導体素子
の電極と接続されるべきインナーリード、６はプリント
基板と接続されるべきアウターリード、７はアウターリ
ード６の対応位置に開設されたアウターリードホール、
８は半導体素子接続後に電気的特性等をテストする際に
使用するパッド部、９は該パッド部８を導通帯３と連結
せしめるメツキ配線部である。
ているが、図中、１は帯状（通常、幅３５ｍｍ、４８ｍ
ｍ及び７０ｍｍの種類のものがあるが、その一部分が図
示されている）の絶縁性フィルム、２は絶縁性フィルム
ｌの両端部に沿って多数列設されたスプロケット用スル
ーホール、３はスルーホール２の内側で該スルーホール
列と平行になっている導通帯、４は半導体素子を載置す
るために開設されたデイバイスホール、５は半導体素子
の電極と接続されるべきインナーリード、６はプリント
基板と接続されるべきアウターリード、７はアウターリ
ード６の対応位置に開設されたアウターリードホール、
８は半導体素子接続後に電気的特性等をテストする際に
使用するパッド部、９は該パッド部８を導通帯３と連結
せしめるメツキ配線部である。
ところで、この種のフィルムキャリアの製造方法は、先
ず接着剤を塗布した絶縁性フィルム１をプレス加工して
スプロケット用スルーホール２等を形成し、これに金属
箔を熱圧着せしめる。次に該金属箔表面にフォトレジス
トを塗布してマスク露光、現像及びエツチングを順次施
した後、り一ト部等のパターン形成を行なう。更に金属
部分に対してＳｎ、半田、Ａｕ、Ｎｉ等のメツキを施す
が、このメツキ工程では導通帯３からインナーリート５
．アウターリード６及びパッド部８に対して給電し、各
部にメツキを行なう。このようなフィルムキャリアの製
造において、フォトレジスト塗布以後の工程ではレジス
トに傷がつくと形成パターンに欠損が生じる。この欠損
部分はエツチングによって断線し、断線が起こるとメツ
キが施されない部分が発生する結果、不良製品になって
しまう。このため製造装置内でフィルムを走行させる際
、搬送ローラや治具等が絶縁性フィルムｌの両端部だけ
に接触するようにそれらを配置して絶縁性フィルム１を
保持する必要がある。又、装置外で持ち運び移動する場
合には、絶縁性フィルムｌと同一幅でその両端部に適当
な凹凸部を有する別のフィルム（以下、保護用フィルム
という）を、上記形成パターン同士が直接接触しないよ
うに、絶縁性フィルムｌと一緒に巻回り−ルに巻き込ん
だ状態にして行なう。
ず接着剤を塗布した絶縁性フィルム１をプレス加工して
スプロケット用スルーホール２等を形成し、これに金属
箔を熱圧着せしめる。次に該金属箔表面にフォトレジス
トを塗布してマスク露光、現像及びエツチングを順次施
した後、り一ト部等のパターン形成を行なう。更に金属
部分に対してＳｎ、半田、Ａｕ、Ｎｉ等のメツキを施す
が、このメツキ工程では導通帯３からインナーリート５
．アウターリード６及びパッド部８に対して給電し、各
部にメツキを行なう。このようなフィルムキャリアの製
造において、フォトレジスト塗布以後の工程ではレジス
トに傷がつくと形成パターンに欠損が生じる。この欠損
部分はエツチングによって断線し、断線が起こるとメツ
キが施されない部分が発生する結果、不良製品になって
しまう。このため製造装置内でフィルムを走行させる際
、搬送ローラや治具等が絶縁性フィルムｌの両端部だけ
に接触するようにそれらを配置して絶縁性フィルム１を
保持する必要がある。又、装置外で持ち運び移動する場
合には、絶縁性フィルムｌと同一幅でその両端部に適当
な凹凸部を有する別のフィルム（以下、保護用フィルム
という）を、上記形成パターン同士が直接接触しないよ
うに、絶縁性フィルムｌと一緒に巻回り−ルに巻き込ん
だ状態にして行なう。
ところが、前述したように半導体素子の電極数の増加に
伴い絶縁性フィルム１の端部に接近するまで配線パター
ン領域が拡大してきた。そして、その場合、前述した保
護用フィルムの凹凸部がかかる配線パターン領域と重な
ってしまい、この部分のフォトレジストが極めて傷つき
易くなるという問題があった。尚、これを防ぐためには
、上記凹凸部が重ならないように配線パターン領域との
位置関係を設定すればよく、即ち絶縁性フィルムｌの幅
を大きくすればよいが、一方、材料費低減等の必要性か
らフィルム規格（３５ｍｍ、４８ｍｍ、７０ｍｍ）のう
ちで可能な限り幅狭の種類を選択すべきという要請があ
った。従って、フォトレジストの損傷を有効に防止する
ことが難しく、絶縁性フィルム１の両端部付近で断枦が
生じざるを得なかった。又、配線密度が高くなる程、細
線化が進むため微小な傷でも断線の原因になる。
伴い絶縁性フィルム１の端部に接近するまで配線パター
ン領域が拡大してきた。そして、その場合、前述した保
護用フィルムの凹凸部がかかる配線パターン領域と重な
ってしまい、この部分のフォトレジストが極めて傷つき
易くなるという問題があった。尚、これを防ぐためには
、上記凹凸部が重ならないように配線パターン領域との
位置関係を設定すればよく、即ち絶縁性フィルムｌの幅
を大きくすればよいが、一方、材料費低減等の必要性か
らフィルム規格（３５ｍｍ、４８ｍｍ、７０ｍｍ）のう
ちで可能な限り幅狭の種類を選択すべきという要請があ
った。従って、フォトレジストの損傷を有効に防止する
ことが難しく、絶縁性フィルム１の両端部付近で断枦が
生じざるを得なかった。又、配線密度が高くなる程、細
線化が進むため微小な傷でも断線の原因になる。
本発明はかかる実情に鑑み、フォトレジストが損傷して
もメツキのための適正な給電を保証して常にメツキネ良
をなくするようにしたフィルムキャリアを提供すること
を目的とする。
もメツキのための適正な給電を保証して常にメツキネ良
をなくするようにしたフィルムキャリアを提供すること
を目的とする。
〔課題を解決するための手段及び作用〕本発明のフィル
ムキャリアは、帯状絶縁性フィルムの両端部沿いに列設
形成したスプロケット用スルーホールの内側に、各スル
ーホール列に平行な導通帯と両導通帯間に配置されるパ
ッド部及びリード部とをパターン成形して成るフィルム
キャリアにおいて、上記導通帯の内側至近位置で該導通
帯と平行に補助導通帯が付設形成されている。
ムキャリアは、帯状絶縁性フィルムの両端部沿いに列設
形成したスプロケット用スルーホールの内側に、各スル
ーホール列に平行な導通帯と両導通帯間に配置されるパ
ッド部及びリード部とをパターン成形して成るフィルム
キャリアにおいて、上記導通帯の内側至近位置で該導通
帯と平行に補助導通帯が付設形成されている。
本発明によれば、フィルムキャリアの製造工程において
、フォトレジスト面に傷がついてエツチングによって断
線箇所が生じても補助導通帯を介してメツキのための給
電が確保され、このような場合でもメツキネ良は生じな
い。
、フォトレジスト面に傷がついてエツチングによって断
線箇所が生じても補助導通帯を介してメツキのための給
電が確保され、このような場合でもメツキネ良は生じな
い。
以下、第１図及び第２図に基づき、従来例と同一の部材
には同一の符号を用いて本発明によるフィルムキャリア
の一実施例を説明する。先ず、図においてパッド部８，
８′は半導体素子の電極数の増加、即ちメツキ配線部９
の高密度化に対応すべくジグザグ状に配置されている。
には同一の符号を用いて本発明によるフィルムキャリア
の一実施例を説明する。先ず、図においてパッド部８，
８′は半導体素子の電極数の増加、即ちメツキ配線部９
の高密度化に対応すべくジグザグ状に配置されている。
そして、図中、１０は各導通帯３の内側至近位置で該導
通帯３（一方の側のみ図示されている）と平行に付設さ
れた補助導通帯である。ここで補助導通帯１０の付設形
成において、その配設位置等につき一定の条件が必要で
ある。即ち、先ず、完成したフィルムキャリアに半導体
素子を接続後、電気的特性等をテストする場合に個々の
リード部（インナーリード５．アウターリード６）間で
電気的に互いに独立していることが必要であるため、パ
ターン成形部と導通帯３との間を切断しなければならな
いが、切断部分は組立て後の半導体素子のモールド特性
を変化させるので切断箇所としてパターン中央部領域は
適当ではない。又、メツキ後、かかる絶縁のための切断
が容易に行い得る位置であることか必要である。更に、
前述した保護用フィルムの凹凸部の位置が導通帯３の位
置と重なった場合、該導通帯３とメツキ配線部９との接
続部分が断線し易くなるため、この接続部分も上記と同
様に切断箇所として適当ではない。従って、これらの条
件を前提にした上で、補助導通帯１０の配設位置は、導
通帯３に最も接近し且つパッド部８，８′及び導通帯３
間の位置において導通帯３と平行な直線状で且つメツキ
配線部９と交差し得るように設定される。又、かくして
形成されるべき補助導通帯１０の線幅は切断方法に適し
たものになるように設定される。尚、補助導通帯ｌＯを
形成するために、前述したフィルムキャリア製造工程に
おいて、補助導通帯ｌＯ対応部分を付加形成した露光マ
スクを用いて露光し、更にエツチング、メツキを行なう
。
通帯３（一方の側のみ図示されている）と平行に付設さ
れた補助導通帯である。ここで補助導通帯１０の付設形
成において、その配設位置等につき一定の条件が必要で
ある。即ち、先ず、完成したフィルムキャリアに半導体
素子を接続後、電気的特性等をテストする場合に個々の
リード部（インナーリード５．アウターリード６）間で
電気的に互いに独立していることが必要であるため、パ
ターン成形部と導通帯３との間を切断しなければならな
いが、切断部分は組立て後の半導体素子のモールド特性
を変化させるので切断箇所としてパターン中央部領域は
適当ではない。又、メツキ後、かかる絶縁のための切断
が容易に行い得る位置であることか必要である。更に、
前述した保護用フィルムの凹凸部の位置が導通帯３の位
置と重なった場合、該導通帯３とメツキ配線部９との接
続部分が断線し易くなるため、この接続部分も上記と同
様に切断箇所として適当ではない。従って、これらの条
件を前提にした上で、補助導通帯１０の配設位置は、導
通帯３に最も接近し且つパッド部８，８′及び導通帯３
間の位置において導通帯３と平行な直線状で且つメツキ
配線部９と交差し得るように設定される。又、かくして
形成されるべき補助導通帯１０の線幅は切断方法に適し
たものになるように設定される。尚、補助導通帯ｌＯを
形成するために、前述したフィルムキャリア製造工程に
おいて、補助導通帯ｌＯ対応部分を付加形成した露光マ
スクを用いて露光し、更にエツチング、メツキを行なう
。
本発明によるフィルムキャリアは上記のように構成され
ているから、製造工程、特にメツキ工程では導通帯３か
ら各メツキ配線部８に対応する夫々のフォトレジストを
介して各パッド部８，８′等へ給電される。ここで、仮
にフォトレジスト面に傷か生じて第２図に示したように
エツチングによる断線部１１が形成された場合、この断
線部１１に対応するパッド部８ａに対して補助導通帯１
０を介して両側に隣接するメツキ配線部９から給電され
得るので、このような場合でもリード部及びパッド部８
，８′等のメツキが適正に行なわれ、従ってメツキネ良
は生じない。更に、メツキ終了後、電気的特性テスト等
のため前述したように導通帯３及びパッド部８，８′を
切離するが、その場合、補助導通帯１０を導通帯３と一
緒に該パッド部８，８′から切離することにより品質上
、補助導通帯１０の影響を完全になくすることができる
。
ているから、製造工程、特にメツキ工程では導通帯３か
ら各メツキ配線部８に対応する夫々のフォトレジストを
介して各パッド部８，８′等へ給電される。ここで、仮
にフォトレジスト面に傷か生じて第２図に示したように
エツチングによる断線部１１が形成された場合、この断
線部１１に対応するパッド部８ａに対して補助導通帯１
０を介して両側に隣接するメツキ配線部９から給電され
得るので、このような場合でもリード部及びパッド部８
，８′等のメツキが適正に行なわれ、従ってメツキネ良
は生じない。更に、メツキ終了後、電気的特性テスト等
のため前述したように導通帯３及びパッド部８，８′を
切離するが、その場合、補助導通帯１０を導通帯３と一
緒に該パッド部８，８′から切離することにより品質上
、補助導通帯１０の影響を完全になくすることができる
。
上述したように本発明によれば、この種のフィルムキャ
リアのメツキネ良をなくし、生産性を向上することがで
きる。又、半導体素子等の高密度化に有効に対応し得る
等の効果がある。
リアのメツキネ良をなくし、生産性を向上することがで
きる。又、半導体素子等の高密度化に有効に対応し得る
等の効果がある。
第１図は本発明のフィルムキャリアの一実施例の要部平
面図、第２図は本発明のフィルムキャリアにおいてエツ
チング断線が生じた場合の例を示す要部平面図、第３図
は従来のフィルムキャリアの平面図である。 １・・・絶縁性フィルム、２・・・スプロケット用スル
ーホール、３・・・導通帯、４・・・デイバイスホール
、５・・・インナーリード、６・・・アウターリード、
７・・・アウターリードホール、８，８′・・・パッド
部、９・・・メツキ配線部、１０・・・補助導通帯。 オ１図 第２図
面図、第２図は本発明のフィルムキャリアにおいてエツ
チング断線が生じた場合の例を示す要部平面図、第３図
は従来のフィルムキャリアの平面図である。 １・・・絶縁性フィルム、２・・・スプロケット用スル
ーホール、３・・・導通帯、４・・・デイバイスホール
、５・・・インナーリード、６・・・アウターリード、
７・・・アウターリードホール、８，８′・・・パッド
部、９・・・メツキ配線部、１０・・・補助導通帯。 オ１図 第２図
Claims (1)
- 帯状絶縁性フィルムの両端部沿いに列設形成したスプロ
ケット用スルーホールの内側に、各スルーホール列に平
行な導通帯と両導通帯間に配置されるパッド部及びリー
ド部とをパターン成形して成るフィルムキャリアにおい
て、上記導通帯の内側至近位置で該導通帯と平行に補助
導通帯を付設形成したことを特徴とするフィルムキャリ
ア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22889290A JPH04109642A (ja) | 1990-08-30 | 1990-08-30 | フィルムキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22889290A JPH04109642A (ja) | 1990-08-30 | 1990-08-30 | フィルムキャリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04109642A true JPH04109642A (ja) | 1992-04-10 |
Family
ID=16883490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22889290A Pending JPH04109642A (ja) | 1990-08-30 | 1990-08-30 | フィルムキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04109642A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5467252A (en) * | 1993-10-18 | 1995-11-14 | Motorola, Inc. | Method for plating using nested plating buses and semiconductor device having the same |
-
1990
- 1990-08-30 JP JP22889290A patent/JPH04109642A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5467252A (en) * | 1993-10-18 | 1995-11-14 | Motorola, Inc. | Method for plating using nested plating buses and semiconductor device having the same |
| USRE36773E (en) * | 1993-10-18 | 2000-07-11 | Motorola, Inc. | Method for plating using nested plating buses and semiconductor device having the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4806409A (en) | Process for providing an improved electroplated tape automated bonding tape and the product produced thereby | |
| JP3536023B2 (ja) | Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置 | |
| TW201327743A (zh) | 封裝件結構、封裝基板結構及其製法 | |
| JP2001077228A (ja) | 半導体パッケージ用プリント配線板およびその製造方法 | |
| JPH04264743A (ja) | パッケージング | |
| JPH04109642A (ja) | フィルムキャリア | |
| JPH0521514A (ja) | 半導体装置 | |
| JPH1070211A (ja) | テープキャリア及びその製造方法 | |
| JP3695177B2 (ja) | 半導体装置用中間製品 | |
| JP2013258330A (ja) | 電子装置およびその製造方法 | |
| JP2004193213A (ja) | Ｔａｂ用テープキャリアおよびその製造方法 | |
| JP2970101B2 (ja) | 半導体素子の支持基板及びそれを使用した回路装置 | |
| JPH0537121A (ja) | 半導体装置実装用基板およびこれを用いた半導体装置の実装方法 | |
| KR100276584B1 (ko) | 테이프 비지에이 기판용 캐리어 프레임 및 그의 제작방법 | |
| JP3879687B2 (ja) | 電子回路基板の製造方法 | |
| JP2755028B2 (ja) | グラウンド金属プレーン付きコプレナー型テープキャリアの製造方法 | |
| JP2836597B2 (ja) | フィルムキャリアテープ及びこれを用いた半導体装置 | |
| JP2008004735A (ja) | 半導体装置 | |
| JP2586736B2 (ja) | Ｔａｂ型半導体装置用キャリアテープ | |
| JP2000138307A (ja) | 半導体装置用中間製品 | |
| JP2526796B2 (ja) | テ―プキャリアパッケ―ジ | |
| JP2003282649A (ja) | テープキャリアおよびその製造方法、テープキャリアへの電子部品の実装方法、ならびにテープキャリアパッケージの製造方法 | |
| JPH09172037A (ja) | 半導体装置およびその製造方法 | |
| JPH0878471A (ja) | 半導体パッケ−ジ | |
| JPH04317392A (ja) | プリント配線板の製造方法 |