JPH04109446A

JPH04109446A - 高速走行時のブレーキ制御装置

Info

Publication number: JPH04109446A
Application number: JP2229339A
Authority: JP
Inventors: Hiroshi Goto; 浩後藤
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1990-08-29
Filing date: 1990-08-29
Publication date: 1992-04-10
Anticipated expiration: 2012-07-16
Also published as: JP2632077B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）　産業上の利用分野本発明は、ビデオテープレコーダ等における、高速走行
時のブレーキ制御装置に関する。

（ロ）　従来の技術ビデオテープレコーダ等において、テープを高速で走行
させる状態から、低速の状態又は停止の状態に変更しな
ければならない場合がある。このような場合、テープを
駆動するモータにブレーキを与える様にしている。例え
ば、特開昭６２−１９８２８３号ＣＧ１１Ｂ１５−０２
）では、逆方向の高速再生モードから通常再生モードに
変更するとき、一定時間幅のブレーキパルスをモータに
与える様にしている。

ハ）　発明が解決しようとする課題ところで、ブレーキ制御をより安定させるためには、ブ
レーキ付与の制御を時間ではなく、テープの速度を監視
して制御する方が望ましい。ところで、マイクロコンピ
ュータを用いて制御する場合、テープ速度を検出するに
は、テープを駆動するキャプスタンモータの回転速度に
比例した信号、つまり、ＦＧ倍信号周期を割込処理によ
り、行うことが普通である。

しかしながら、テープが非常な高速で走行しているとき
、ＦＧ倍信号周期はかなり短く、そのまま割込処理が実
行されると、マイクロコンピュータの他の処理が実行出
来ない恐れがある。

（ニ）　　課題を解決するための手段そこで、本発明ではＦＧ倍信号分周手段を設けて、高速
時においては、分周後のＦＧ倍信号利用して速度の検出
に利用巳、分局後のＦＧ倍信号周期が所定期間より長く
なると、分周動作を止め、周期の比較動作を行い、ブレ
ーキの制御を行う。

（ホ）　作用従って、高速再生状態においても、ＦＧ倍信号割込が高
い頻度で生じることが防止出来るので、マイクロコンピ
ュータの他の動作を妨げることがない。

（へ）　実施例以下、図面に従い、本発明の実施例について説明する。

第１図は実施例の構成を示すプロ、ンク図、第２図は動
作を示すフローチャート第３図は他の構成を示すブロッ
ク図、第４図は第３図の構成の動作を示すフローチャー
トである。

図において、１はマイクロコンピュータ、２はキャプス
タンモータ、３はキャプスタンモータドライブ回路、４
はＰ　Ｗ　Ｍ出力回路、５はＦＧ倍信号分周手段、６は
速度比較手段、７は速度エラー信号作成手段、８はＰ〜
〜′Ｎ１演算手段、９は周期検出手段、】０はモード検
出手段、１１は正逆設定手段である。】２はＦＧ倍信号
検出手段て゛ある。

マイクロコンピュータ１はキャプスタンモータの制御を
行うと共に、シリンダモータの制御や、Ｖ　Ｔ　Ｒ全体
の制御も行われる。キャプスタンの駆動制御は、ドライ
ブ回路３への正逆指示信号のレベルに応じて、走行方向
が制御される。又、ＰＷＮ１出力回路４の出力レベルに
より速度の制御が行われる。ＰＷＭ出力のレベルはテー
プ起動時やブレーキ時にＨレベルとなる。簡単に言えば
、逆方向を指示してＰＷＭ出力レベルをＨレベルとする
と、キャプスタンモータにブレーキを与えることが出来
る。

速度比較手段６はＦＧ倍信号周期と速度の基準とを比較
し、この結果に基づき速度エラー信号作成手段７でエラ
ー信号が作成される。分周手段５は、その分周比が周期
検出手段９の出力に基づき分周比が制御される。また、
ＰＷＭ出力回路４は、周期検出手段９の出力で制御され
る。キャプスタンモータの回転方向は、モード検出手段
１０の判別結果に応じて、正逆指示手段１１の出力で指
示される。

次に動作について、第２図に従い、説明する。

ブレーキ付学が指示されると、ブレーキ開始処理１７が
実行される。この処理では正逆指示信号を今までのモー
ドと逆の方向に駆動するように変更する。そして、ＰＷ
Ｍ出力がＨレベルに設定される。ブレーキが、テープの
高速走行時に与えられたならば、第一周期比較処理１５
が実行される。

この処理は、高速駆動時のテープの倍速比をａとしたと
き、−時比較基準ＴＮを元比較基準Ｔを、（ａ　／　２
　）倍に設定し、（１／ａ）分周されたＦＧ倍信号周期
ＴＦと比較するものである。

そして、周期ＴＦが一時比較基準ＴＮよりも長くなると
、次の第２周期比較処理１６が実行される。この処理で
は、分周手段５の分周比を１に設定し、比較の基準とし
て元比較基準Ｔを用い、ＦＧ倍信号の比較が行われる。

ＦＧ同周期方が長くなるとブレーキの解除が実行される
。その結果、ブレーキ動作は終了することになる。

尚、元比較基準Ｔは実施例の場合、１ミリ秒程度に設定
されており、この値は通常再生時の周期と同程度の値が
用いられている。

第３図は他の考えられる構成を示すブロンク図である。

第１図の構成と同じものに付いては、同じ符号を付しで
ある。この構成の場合、基準の周期と比較する動作は行
われない。その代ｉつり、マイクロコンピュータ１内に
所定周期Ｔ（例えば、１ミリ秒）のタイマ１２が設けら
れていて、これにより、ＦＧ倍信号割込を制御するよう
になっている。

即ち、第４図に示されるようにブレーキ開始処理１７の
後、割込制御処理１８が実行される。この処理では、Ｆ
Ｇ倍信号割込を禁止し、ＦＧ倍信号分周比を１に変更す
る。タイマ１２との関連で先ず、ＦＧ割込要求フラグを
クリアし、Ｔ期間経過するまで待機し、経過すればＦＧ
割込要求フラグをチエツクする。このとき、ＦＧ割込要
求フラグがセットされているなら、Ｔ期間よりも短い周
期のＦＧ周期であると考方られるので、元の処理に戻る
。

ＦＧ割込フラグがセットされていなければ、ＦＧ周期が
長いことになるので、ＦＧ割込を許可して、ブレーキを
解除する。

ただし、この実施例ではＦＧの割込自身が禁止されてい
るので、ＦＧ割込で他の処理、例えば、速度制御のため
の計測を行っている場合は、その処理が行われていない
ので、速度制御動作開始が少し遅れることになる。第２
図の実施例ではこのようなことはない。

（ト）　　発明の効果以上述べたように、本発明によれば、高速走行しにおい
ても、走行速度を監視しながらブレーキ制御を実行出来
るので効果がある。

【図面の簡単な説明】

第１図は実施例の構成を示すブロック図、第２図は動作
を示すフローチャート、第３図はだの構成のブロック図
、第４図は第３図にかかるフローチャートである。図において、１はマイクロコンピュータ、２はキャプス
タンモータ、３はキャプスタンモータドライブ回路、４
はＰＷＭ出力回路、５はＦＧ倍信号分周手段、６は速度
比較手段、７は速度エラー信号作成手段、８はＰＷＭ演
算手段、９は周部検出手段、１０はモード検出手段、１
１は正逆設定手段である。１２はＦＧ倍信号検出手段で
ある。

Claims

【特許請求の範囲】

（１）高速走行時にモータに逆転制動によりブレーキを
与えるブレーキ制御装置において、モータのＦＧ信号を
分周する手段と、周期の基準を作成する手段と、分周手
段出力と周期基準を比較する手段とを備え、比較手段の
出力で前記分周手段の分周比及び前記周期基準を変更し
、ブレーキを制御することを特徴とする高速走行時のブ
レーキ制御装置。