JPH04107821U - チツプ状セラミツク電子部品 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 半田付け時のセラミック素体１のクラックの
発生を防止し、配線基板にセラミック電子部品を搭載し
た後の絶縁抵抗値の低下を防ぎ、耐湿性及び耐圧性を向
上させ、回路機能の信頼性を向上させる。 【構成】 内部電極２を有するセラミック素体１の両端
面に露出した内部電極２に各々接触するよう、同セラミ
ック素体１の端部に導電ペーストを塗布し、これを焼き
付け、外部電極３を形成する。さらに、メッキを施すこ
とにより、半田被膜４を外部電極３の表面に形成し、樹
脂、セラミクス等の絶縁材等により、これら両外部電極
３、３に亙って、セラミック素体１の上面となる主面
に、いわゆる白抜マーク、つまりネガ状のマーク６を有
する被膜５を形成する。この被覆５は、本来マーク６を
表示するためのものであるが、外部電極３の縁に半田が
付着しないようにし、半田付けするときの半田の収縮に
伴う応力が一個所に集中するのを避ける。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、半田付け用の電極を有し、主面にマークを表示したチップ状セラミ ック電子部品に関する。

【０００２】

【従来の技術】

チップ状セラミック電子部品は、外部接続用のリード線を設けず、セラミック 電子部品の素体の両端に設けられた電極を接続用端子とし、同電子部品を回路基 板上に搭載して、前記電極を配線基板上の電極ランドに直接半田付けすることに よって、回路に電気的に接続する。

【０００３】 例えば、チップ状セラミック電子部品の一例として、チップ状積層セラミック コンデンサの構成を、図４と図５に基づいて説明する。 積層セラミックコンデンサの素体１は、未焼成の誘電体セラミックシート、い わゆるグリーンシート上に、内部電極２を形成するための導電性ペーストとして 、例えば銀やニッケル等を主成分とするペーストを塗布する。そして、このセラ ミックシートを、前記導電性ペーストの一端が積層体の端面に交互に露出するよ う複数枚重ね、その上下に導電性ペーストを塗布していない同じ形のグリーンシ ートを重ねて、これを圧着し、積層体を構成する。次いで、この積層体を焼成し た後、その両端に外部電極３を形成するための導電性のペーストを塗布する。導 電ペーストとしては、銀やニッケルを主成分とするペーストを用い、これを積層 体の端面に交互に露出させた前記内部電極２と各々接続するよう塗布し、加熱、 硬化させる。さらに、この外部電極３の半田付け性を向上させるために、その外 表面全面に、Ｐｂ−Ｓｎ被膜（以下「半田被膜」という）４を形成する。 このようなチップ状セラミック電子部品では、必要に応じてその製品名や特性 を表示するため、マークを印刷している。

【０００４】 このようなチップ状セラミック電子部品を、配線基板等に搭載する場合、図５ で示すように、配線基板ａ上の電極ランドｂの上に、前記外部電極３が載るよう にチップ状セラミック電子部品を搭載し、例えば接着剤（図示せず）等で電子部 品を回路基板ａの上に仮固定する。そして、この状態で例えば、フロ−半田付け 法によって外部電極３を電極ランドｂに半田付する。半田付けすると、電極ラン ドｂ上の半田ｃは、半田濡れ性の良い半田被膜４を濡らし、半田被膜４が形成さ れた外部電極３の下側主面、側面及び上面にまで行き渡る。

【０００５】 ところが、図５に示すように、回路基板ａに半田付けされた電子部品の外部電 極３の縁端部を観察すると、同縁端部のセラミクス素体１に微小のクラックｄが 見られることがあった。これは、次の原因によるものと考えられる。すなわち、 前記半田付けに際し、半田ｃが固化する際の収縮により、外部電極３に応力が生 じ、それによって外部電極３がセラミック素体１から剥がされる方向に引っ張ら れる。セラミック素体１の最外表面のセラミクスは薄いため、この時の応力で、 セラミック素体１にクラックｄが生じる。特に外部電極３の縁部は、セラミクス 素体１と外部電極３との間の熱応力と、外部電極３と半田ｃとの間の熱応力とが 集中する個所であり、ここにクラックｄが生じる。

【０００６】 前記のようなクラックｄがセラミック素体１に入ると、電子部品の諸特性、例 えば、絶縁抵抗や耐湿寿命等が悪くなるため、本来の特性が発揮できなくなる。 そのために、例えば実開昭６１−１６２０３６公報に示されたように、外部電 極の縁端部とそれに連なる近傍の誘電体表面を絶縁性の被膜で覆った積層コンデ ンサが提案されている。

【０００７】

【考案が解決しようとする課題】

しかしながら、上記従来技術においては、絶縁性の被膜を形成する工程をわざ わざ設けなければならず、電子部品の小形化が進んでいる現状においては、作業 性の点で問題が生じる。 本考案は、前記問題点に鑑み、通常の製造工程に影響を与えるような工程の増 加をもたらさないで、回路基板への半田付けの際、セラミクスに微小なクラック の発生を抑えることができる積層セラミック電子部品を提供することを目的とす る。

【０００８】

【課題を解決するための手段】

すなわち、前記目的を達成するため、本考案では、セラミック素体１の表面に 半田付け用の電極３が形成され、該電極３の表面に半田被膜４が設けられたチッ プ状セラミック電子部品において、前記セラミック素体１の少なくとも端面を除 いて、両半田付け用の電極３に亙る部分に、ネガ状のマーク６を有する被膜５を 形成してなることを特徴とするチップ状セラミック電子部品を提供する。

【０００９】

【作用】

本考案によるチップ状セラミック電子部品を回路基板に搭載し、その外部電極 ３を半田付けした場合に、被膜５により、外部電極３の縁端にまで半田が付着し ない。そのために、セラミクス素体１と外部電極３との間に生じる熱応力と外部 電極３と半田との間に生じる熱応力とが前記縁部５に集中せずに、分散して作用 する。このため、セラミック素体１にクラックが入り難くなる。さらに、半田付 け時に、セラミック素体１の上面が、回路基板の電極ランド方向に収縮する半田 で引っ張られるのが防止されるため、チップ状セラミック電子部品の一端側が電 極ランドから離れて、立ち上がってしまう現象、いわゆるマンハッタン現象も回 避できる。 さらに、前記被膜５は、マーク６を有するので、製品にマークを施す工程を経 るチップ状セラミック部品の製造工程であれば、特別に工程を増加させずに実施 することができる。またマーク６は、ネガ状のいわゆる白抜マークであるため、 回路基板上にチップ状セラミック電子部品を搭載したとき、その位置確認を容易 にする。

【００１０】

【実施例】

次に、図面に基づいて、本考案の実施例について、詳細に説明する。 図１と図２実施例は、チップ状セラミック電子部品の一例として、積層セラミ ックコンデンサを示している。すなわち、内部電極２を形成するため、導電性ペ ーストを印刷した未焼成のセラミックシート、いわゆるグリーンシートを、２組 の内部電極２が交互に対向するよう積層、圧着し、これを焼成して、前記内部電 極２を有するセラミック素体１を構成する。次いで、このセラミック素体１の両 端面に露出した内部電極２に各々接触するよう、同セラミック素体１の端部に導 電ペーストを塗布し、これを焼き付ける。こうして形成された導体膜に、さらに ニッケルメッキを施し、外部電極３を形成する。

【００１１】 次に、この外部電極３の上に半田メッキを施し、半田被膜４を形成する。さら に、樹脂、セラミクス等の絶縁材により、これら両外部電極３、３に亙って、セ ラミック素体１の上面となる主面に、絶縁被膜５を形成する。この絶縁被膜５に は、いわゆる白抜マーク、つまりネガ状のマーク６を形成する。この絶縁被膜５ は、樹脂ペーストを用いて、印刷等の手段により形成することができる。 こうして製造された積層セラミックコンデンサを１０万個用意し、これを別に 用意した図２で示すような配線基板ａ上に樹脂等の接着剤によって仮固定し、２ ７０℃の温度に保たれた半田槽に浸漬し、積層セラミック電子部品の外部電極３ を、配線基板ａの半田付けランドｂに半田付けした。その後、前記セラミックコ ンデンサを顕微鏡で目視観察した結果、セラミック素体１にクラックは発見され なかった。

【００１２】 次いで前記配線基板に取り付けた積層セラミック電子部品を、温度６０℃、相 対温度９５％に保たれた恒温恒湿槽に収納し、定格電圧ＤＣ１６Ｖを印加し、こ の状態を４８時間保持した後、取り出して、室温に１時間放置した。その後、絶 縁抵抗値を測定した結果、５０ＭΩ以下の抵抗値を示すものは皆無であった。 一方、比較のため、外部電極３の全体に半田被膜４を施した図４と図５に示す ような前記実施例と同様の形状を有する積層セラミックコンデンサを１０万個用 意し、同様の半田付け試験及び耐湿試験を実施した。その結果、半田付け後のセ ラミック素体１にクラックが発見されたものが８個、耐湿試験後の絶縁抵抗値が ５０ＭΩ以下のものが１０２個であった。

【００１３】 次ぎに、図３で示す実施例について説明すると、この実施例は、チップ状の円 筒セラミック電子部品に本考案を適用している。すなわち、円筒形のセラミック 素体１の内外周に、対向する一対の電極３が形成され、このうち内周側の電極３ の一部は、半田付けのため、円筒形のセラミック素体１の外周側に回り込んでい る。これら電極３の表面に半田被膜４が形成されている。そしてこの場合も、両 電極３に亙って、セラミック素体１の全周に絶縁被膜５が形成され、これに周溝 からなるネガ状のマーク６’が形成されている。 このように、本考案は、積層セラミック電子部品だけでなく、円筒セラミック 電子部品にも適用できる。

【００１４】

【考案の効果】

以上説明した通り、本考案によれば、半田付け時のセラミック素体のクラック の発生を防止することにより、配線基板にセラミック電子部品を搭載した後の絶 縁抵抗値が低下する事なく、耐湿性及び耐圧性が向上し、回路機能の信頼性が向 上するという効果が得られる。

【図面の簡単な説明】

【図１】本考案の実施例を示す積層セラミックコンデン
サーの一部断面斜視図である。

【図２】同積層セラミックコンデンサーを回路基板に搭
載した状態の要部断面斜視図である。

【図３】本考案の他の実施例を示す円筒セラミックコン
デンサーの半断面斜視図である。

【図４】従来例を示す積層セラミックコンデンサーの一
部断面斜視図である。

【図５】同積層セラミックコンデンサーを回路基板に搭
載した状態の要部断面斜視図である。

【符号の説明】

１ セラミック素体 ３ 電極 ４ 半田被膜 ５ 絶縁被膜 ６ ネガ状のマーク ６’ネガ状のマーク

Claims (1)

【整理番号】 ００２０８３３−０１ 【実用新案登録請求の範囲】
1. 【請求項１】 セラミック素体（１）の表面に半田付け
   用の電極（３）が形成され、該電極（３）の表面に半田
   被膜（４）が設けられたチップ状セラミック電子部品に
   おいて、前記セラミック素体（１）の少なくとも端面を
   除いて、両半田付け用の電極（３）に亙る部分にネガ状
   のマーク（６）を有する被膜（５）を形成してなること
   を特徴とするチップ状セラミック電子部品。