JPH0410285A - デジタルデータ検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は、デジタルデータ検出回路に関し、特に入力デ
ジタルデータをラッチして検出するデータストローブ回
路に関する。

〔発明の概要〕

本発明は、入力デジタルデータを、この入力デジタルデ
ータに基づいて生成したクロックに同期してラッチし、
データストローブするデジタルデータ検出回路において
、このラッチ用クロックの位相を、データストローブさ
れたデータのエラーレートが最適になるように制御し、
入力デジタルデータの受信が良好にできるようにしたも
のである。

〔従来の技術］ 従来、映像信号をデジタル信号化して記録するデジタル
ＶＴＲが各種開発されている。このデジタルＶＴＲにお
いては、ビデオテープから再生したデジタル映像信号を
、データストローブ回路によりデジタルデータとして検
出し、このデジタルデータをデジタルデータ処理回路で
再生処理するようにしている。

ここで、従来の再生信号をデータストローブするまでの
構成を、第５図に示すと、磁気テープ（１）に記録され
たデジタル映像信号を、回転へノドトラムに配された磁
気ヘッド（２）により再生し、再生信号をプリアンプ（
３）を介して再生検出回路（４）に供給し、この再生検
出回路（４）で所定の再生信号処理をした後、データス
トローブするためのデータラッチ回路（５）に供給する
。この場合、再生検出回路（４）では、例えば記録用に
変調された再生信号の復調を行う。

そして、プリアンプ（３）が出力する再生信号をＰＬＬ
回路（フェーズ・ロックド・ループ回路）（６）に供給
し、このＰＬＬ回路（６）で再生信号に基づいた再生ク
ロックを生成させる。そして、このＰＬＬ回路（６）で
生成されたクロックを、位相シフタ（７）を介してデー
タラッチ回路（５）にラッチタイミングを指示するクロ
ックとして供給し、データラッチ回路（５）でラッチ（
データストローブ）されたデジタルデータを再生データ
出力端子（８）に供給する。

この場合、位相シフタ（７）は、ランチタイミングを補
正するためのもので、予め所定のシフ）Ｉが設定しであ
る。

このようにすることで、再生したデジタルデータが出力
端子（８）に得られる。即ち、再生検出回路（４）が出
力する再生データが第６図Ａに示すよう６台変化するデ
ータであるとき（ａは変化点）、この再生データに対応
してＰＬＬ回路（６）からクロック（第６図Ｂ）が出力
される。この場合、このクロックの立ち上がったときに
再生データがラッチされてストローブされるようにして
あり、この第６図例ではクロックの立ち上がり点が再生
データの変化点ａとほぼ一致している。従って、このま
までは再生データのストローブが良好にできない虞れが
あり、位相シフタ（７）での位相シフトにより、再生ク
ロックを第６図Ｃに示すように再生データの変化点ａか
ら最も遠い位置で立ち上がるようにする。この位相シフ
トされたクロックをデータランチ回路（５）に供給する
ことで、再生データのストローブが安定して良好に行わ
れ、出力端子（８）に良好な再生データが得られる。

〔発明が解決しようとする課題〕

ところで、第６図に示すようになるのは、データの再生
状態が常に理想的な状態である場合で、何らかの要因に
より信号状態が変化したときには、再生データとシフト
されたクロックとの位相関係が、第６図例の状態を維持
できなくなることがある。即ち、磁気テープ（２）の記
録状態、記録データの変調状態、記録・再生系回路の特
性等の変化により、再生データと再生クロックとの位相
関係は常に変動し、例えばＰＬＬ回路（６）は温度によ
り特性の変動があり、温度変化で再生クロックの位相が
ずれることがあった。このようなことがあると、再生デ
ータのストローブが良好には行われず、再生データエラ
ーとなってしまう広れがある。従来は、このような再生
データエラーが発止しない程度にデータの記録レートを
低くしていたが、近年ＶＴＲ等において記録密度を高く
することが要請されており、信号状態の変動に対処して
常に良好な再生データのストローブができる回路の実現
が要請されていた。

なお、ＶＴＲ等のデジタル信号再生と同様に、無線等で
デジタル信号伝送を行う場合にも、受信側で受信データ
のストローブを行う必要があるが、この受信時のデータ
のストローブにおいても同様な問題点があった。

本発明の目的は、デジタルデータのストローブが常に良
好に行えるようにすることにある。

〔課題を解決するための手段〕

本発明は、例えば第１図又は第４図に示す如く、再生検
出回路（４）に供給される入力デジタルデータを、この
入力デジタルデータに基づいてＰＬＬ回路（６）で生成
したクロックに同期してデータラッチ回路（５）でラン
チし、データストローブするデジタルデータ検出回路に
おいて、ＰＬＬ回路（６）で生成したクロックの位相を
、エラーレートが最適になるように位相シフタ（１０）
又は（１０’　）で制御するようにしたものである。

また本発明は、例えば第１図に示す如く、再生検出回路
（４）に供給される入力デジタルデータを、この入力デ
ジタルデータに基づいてＰＬＬ回路（６）で生成したク
ロックに同期してデータラッチ回路（５）でランチし、
データストローブするデジタルデータ検出回路において
、データストローブが行われるデータの変化点を変化点
検出回路（２０）で検出し、このストローブ位置が最適
になるように位相シフタ（１０）でクロックの位相を制
御するようにしたものである。

また本発明は、例えば第４図に示す如く、再生検出回路
（４）に供給される入力デジタルデータを、この入力デ
ジタルデータに基づいてＰＬＬ回路（６）で生成したク
ロックに同期してデータランチ回路（５）でラッチし、
データストローブするデジタルデータ検出回路において
、ストローブされたデータのエラー量をエラー計測回路
（１４）で計測し、ＰＬＬ回路（６）で生成したクロッ
クの位相を、この計測したエラー量が最小になるように
位相シフタ（１０’　）で制御するようにしたものであ
る。

〔作用〕

このようにすることで、データストローブ回路に供給さ
れるクロックの位相が、入力デジタルデータの状態に応
じて変化し、常にデータストローブが行われるデータと
クロックとの位相状態が良好に保たれ、常に良好な入力
データのストローフができる。

（実施例） 以下、本発明の一実施例を、第１図〜第３図を参照して
説明する。この第１図〜第３図において、第５図に対応
した部分には同一符号を付し、その詳細説明は省略する
。

本例はデジタル信号化された映像信号を再生するＶＴＲ
に適用した例を示し、まず第１図に全体構成を示す。本
例においては、磁気テープ（１）から磁気ヘッド（２）
で再生した信号を、プリアンプ（３）を介して再生検出
回路（４）とＰＬＬ回路（６）に供給し、再生検出回路
（４）の出力データをラッチするデータラッチ回路（５
）に供給するクロックを、ＰＬＬ回路（６）から位相シ
フタ（１０）を介して供給する。この位相シフタ（１０
）は、変化点検出回路（２０）により位相のシフト量が
制御される。

この変化点検出回路（２０）は、再生検出回路（４）の
出力データが供給され、この出力データの変化点を検出
し、検出した変化点とデータラッチ回路（５）に供給さ
れるクロックの立ち上がりとが重ならないように、位相
シフタ（１０）の位相シフト量を制御する。

ここで、変化点検出回路（２０）の具体的な構成を第２
図に示すと、図中（４ａ）は再生検出回路（４）が出力
するデータの入力端子を示し、この端子（４ａ）に供給
される再生データを、データラッチ回路（５）のＤ入力
端に供給すると共に、変化点検出回路（２０）を構成す
るランチ回路（２１）、　（２２）、　（２３）、　（
２４）。

（２５）のＤ入力端に供給する。また、図中（６ａ）は
ＰＬＬ回路（６）が出力するクロックの入力端子を示し
、この端子（６ａ）に供給されるクロックを、ランチ回
路（２１）のクロック入力端子に供給すると共に、遅延
回路（３１）、　（３２）、　（３３）、　（３４）の
直列回路に供給する。この場合、各遅延回路（３１）、
　（３２）、　（３３）。

（３４）の遅延量をそれぞれ０．５ｎ秒とし、遅延回路
（３１）の入力クロックと遅延回路（３４）の出力クロ
ックとは、はぼ１周期分位相差があるようにする。

そして、遅延回路（３１）、　（３２）、　（３３）、
　（３４）の出力を、それぞれラッチ回路（２２）、　
（２３）、　（２４）、　（２５）のクロック入力端子
に供給する。この場合、以下の説明において、端子（６
ａ）に供給されるクロックをクコツク１とし、遅延回路
（３１）、　（３２）、　（３３）。

（３４）が出力するクロックを、それぞれクコツク２ク
ロツク３．クロンク４．クコツク５とする。

そして、ランチ回路（２１）のラッチ出力とランチ回路
（２２）のラッチ出力とを、Ｅｘ−ＯＲゲート回路（４
１）に供給して、このＥｘ−ＯＲゲート回路（４１）で
排他的論理和として両ラッチ出力の差データ１を求める
。また同様に、ラッチ回路（２２）のラッチ出力とラッ
チ回路（２３）のラッチ出力とを、Ｅｘ−ＯＲゲート回
路（４２）に供給し、ラッチ回路（２３）のラッチ出力
とラッチ回路（２４）のランチ出力とを、ＥｘＯＲゲー
ト回路（４３）に供給し、ラッチ回路（２４）のラッチ
出力とラッチ回路（２５）のランチ出力とを、Ｅｘ−Ｏ
Ｒゲート回路（４４）に供給し、それぞれのゲート回路
（４２）、　（４３）、　（４４）で排他的論理和とし
て両ラッチ出力の差データ２，３．４を求める。そして
、各Ｅｘ−ＯＲゲート回路（４１）、　（４２）、　（
４３）。

（４４）の排他的論理和出力を、それぞれう・ンチ回路
（５１）、　（５２）、　（５３）、　（５４）のＤ入
力端に供給する。

そして、端子（６ａ）に供給されるクロックを、インバ
ータゲート（６１）を介してランチ回路（５１）のクロ
ック入力端子に供給する。以下同様に、遅延回路（３１
）、　（３２）、　（３３）が出力するクロックを、そ
れぞれインバータゲート（６２）、　（６３）、　（６
４）を介してラッチ回路（５２）、　（５３）、　（５
４）のクコツク入力端子に供給する。そして、各ラッチ
回路（５１）、　（５２）。

（５３）、　（５４）のラッチ出力を、スイッチコント
ロール信号発生回路（８１）に供給する。このスイッチ
コントロール信号発生回路（８１）は、供給されるラン
チ出力の中から、信号状態が変化してハイレベル信号“
１′”になる区間があるラッチ出力を検出し、この検出
したラッチ出力に基づいたスイッチコントロール信号を
作成する。

そして、スイッチコントロール信号発生回路（８１）が
出力するスイッチコントロール信号を、切換スイッチ（
７０）に供給する。この切換スイツチ（７０）は、第１
．第２．第３．第４．第５の固定接点（７１）、　（７
２）、　（７３）、　（７４）、　（７５）を備え、端
子（６ａ）に供給されるクロック１と遅延回路（３１）
（３２）、　（３３）、　（３４）が出力するクロック
２．クロック３．クコツク４．クロツク５とを、それぞ
れインバータゲート（６１）、　　（６２）、　　（６
３）、　　（６４）、　　（６５）を介して第１．第２
．第３．第４．第５の固定接点（７１）、　（７２）、
　（７３）、　（７４）、　（７５）に供給する。そし
て、上述したスイッチコントロール信号により制御され
る可動接点（７６）に得られる何れかのクロックを、遅
延回路（８２）を介してデータストローブ用のデータラ
ンチ回路（５）のクロック入力端子に供給する。そして
、データラッチ回路（５）でこのクロックに基づいて端
子（４ａ）に供給される再生データをラッチしてデータ
ストローブを行う。また、遅延回路（８２）の出力を出
力端子（８３）を介して後段の再生信号処理回路（図示
せず）に供給し、各種信号処理用のクロックとして供給
する。

次に、本例の回路の動作について、第３図を参照して説
明すると、磁気テープ（１）から磁気ヘッド（２）で再
生した記録信号が第３図Ａに示すように変化するデータ
であるとし、このデータのレベル変化が第３図Ｂに示す
状態であるとする。この場合ＰＬＬ回路（６）では、第
３図Ｃに示すクロック１がこの再生データより生成され
る。このクロック１の１周期は、再生データの１単位長
と一致する。

そして、このクコツクＩによりラッチ回路（２Ｉ）で再
生データのラッチが行われ、第３図りに示すラッチデー
タ１が得られる。なお、本例では各ラッチ回路は供給さ
れるクコツクが立ち上がるタイミングで入力データのラ
ッチが行われるようにしである。

そして同様にして、クロック１から所定量ずつ順次遅延
されたクロック２，３，４．５　（第３図Ｅ、Ｇ、Ｉ、
Ｋ）により、それぞれのラッチ回路（２２）、　（２３
）、　（２４）、　（２５）で再生データのラッチが行
われ、第３図Ｆ、Ｈ，Ｊ、Ｌに示すラッチデータ２，３
，４．５が得られる。

このようにして得られるラッチデータ１，２゜３．４．
５は、ラッチタイミングがそれぞれ所定間隔ずつずれた
もので、ラッチタイミングが近いラッチデータとおしの
差データが各Ｅｘ−ＯＲゲート回路（４１）、　（４２
）、　（４３）、　（４４）で求められる。即ち、Ｅｘ
−ＯＲゲート回路（４１）でラッチデータ１とラッチデ
ータ２との差データ１　（第３図Ｍ）が得られ、Ｅｘ−
ＯＲゲート回路（４２）でラッチデータ２とランチデー
タ３との差データ２（第３１１ＦＰ）が得られ、Ｅｘ−
ＯＲゲート回路（４３）でラッチデータ３とラッチデー
タ４との差データ３（第３図Ｓ）が得られ、Ｅｘ−ＯＲ
ゲート回路（４４）でラッチデータ４とラッチデータ５
との差データ４　（第３図Ｍ）が得られる。

そして、このそれぞれの差データ１．２，３゜４を、イ
ンバータゲート（６１）〜（６４）で反転されたクロッ
クＬ　　２．　３．　４　（第３図Ｎ、Ｑ、Ｔ、Ｗ）に
よりランチ回路（５１）、　（５２）、　（５３）、　
（５４）でラッチさせることで、ラッチデータ１１．１
２．１３．１４（第３図０．Ｒ，Ｕ、Ｘ）が得られる。

ここで、各ラッチデータ１１．１２．１３．１４は、ラ
ンチデータ１，２，３，４．５の中の変化点に近いもの
どうしの差データをラッチしたものだけにレベルの変化
が発生する。例えば第３図例の場合には、クロック３に
よりラッチしたラッチデータ３とクロック４によりラッ
チちたランチデータ４との間に、記録データ（第３図Ａ
）の変化点があるので、このラッチデータ３とラッチデ
ータ４との差データ３をラッチしたランチデータ１３に
レベルの変化が発生する。他のラッチデータは、ローレ
ベル信号“０″”のまま変化しない。

そして、スイッチコントロール信号発生回路（８１）で
ラッチデータ１３にレベルの変化が発生してハイレベル
信号“′１パになる区間があることが検出されると、こ
のラッチデータ１３を作成するのに必要としたクロック
３の反転信号を選択するスイッチコントロール信号が作
成され、このスイッチコントロール信号が切換スイッチ
（７０）に供給される。従って、切換スイッチ（７０）
では、このスイッチコントロール信号により可動接点（
７６）が第３の固定接点（７３）と接続状態になり、ク
ロック３の反転信号が切換スイッチ（７０）から出力さ
れるようになる。

この切換スイッチ（７０）から出力されるクロック３の
反転信号は、遅延回路（８２）により１周期分遅延され
た後、データラッチ回！　（５）にクロック０（第３図
Ｍ）として供給され、このクロックＯに基づいてデータ
ラッチ回路（５）で再生データのデータストローブが行
われ、第３図Ｚに示すラッチされたストローブデータが
端子（８）から後段の回路に供給される。

このようにしてデータランチ回路（５）に供給するクロ
、りＯを作成することで、このデータランチ回路（５）
での再生データのラッチは、この再生データの変化点か
ら最も遠い位置で行われ、良好な位置でのラッチが行わ
れる。即ち、変化点検出回路（２０）を構成するラッチ
回路（２１）〜（２５）により、再生データが順次ずれ
たタイミングでラッチされてラッチデータ１〜５が形成
される。そして、各ラッチデータ１〜５の差データ１〜
４に基づいて、何れの２つのラッチタイミングの間に変
化点があるかがスイッチコントロール信号発生回路（８
１）で検出され、この検出したタイミングを作成するの
に使用した位相のクロックを反転させたクロック（即ち
最も位相がずれたクロック）を切換スイッチ（７０）で
選択させる。そして、この選択されたクロックをデータ
ラッチ回路（５）に供給することで、再生データのラッ
チが変化点から最も遠い位置で行われる。このような制
御は、自動的に行われるので、磁気テープ（２）の記録
状態、記録データの変調状態、記録・再生系回路の特性
等が変化しても、常に再生データのランチが変化点から
最も遠い位置でデータストローブが行われる。

従って、本例の回路によると、再生データのストローブ
（ラッチ）が変化点から最も遠い位置で常に自動的に行
われ、変化点の近傍でランチが行われることがなく、端
子（８）から後段の回路に再生データが正確に供給され
、再生データのエラーレートが低くなる。

なお、上述実施例においては、再生データの変化点を検
出して、再生データのエラーレートが低くなるように再
生データのストローブ位置を調整するようにしたが、再
生データのエラー量を直接計測して、この計測値が良好
な値になるように制御して、再生データのエラーレート
が低くなるようにしても良い。第４図は、この場合の回
路構成例を示す図で、本例においては、再生検出回路（
４）の出力データをラッチするデータラッチ回路（５）
に供給するクロックを、ＰＬＬ回路（６）から位相シフ
タ（１０’　）を介して供給する。この位相シフタ（１
０’　）は、後述する位相制御回路（１５）により位相
のシフト量が制御される。

そして、データランチ回路（５）でラッチされた再生デ
ータを、タイムヘースコレクタ（１１）を介してエラー
訂正回路（１２）に供給し、このエラー訂正回路（１２
）で再生データに含まれるエラー訂正符号等を用いてエ
ラー訂正処理を行う。そして、エラー訂正がなされた再
生データを、端子（１３）を介して後段の信号処理回路
（図示せず）に供給する。

この場合、エラー訂正回路（１２）では、エラー訂正処
理を行うために、人力データにエラーの発生が有るか否
かを検出しているが、本例においてはこのエラーの発生
状況を示すデータをエラー計測回路（１４）に供給する
。そして、このエラー計測回路（１４）でエラーの発生
量を計測し、計測値を位相制御回路（１５）に供給する
。そして、位相制御回路（１５）は、このエラーの発生
量を判断して、エラー発生量が最も少なくなるように位
相シフタ（１０”）での位相のシフト量を設定する。

その他の部分は、第１図に示した回路と同様に構成する
。

このように構成したことで、第１図例と同様に、再生デ
ータのストローブ（ラッチ）が変化点から遠い位置で行
われるようになる。即ち、再生データのストローブが変
化点の近傍で行われているときには、再生データのスト
ローブが正確に行われていない可能性が高く、このよう
な場合には再生データのエラー発生量が増大してしまう
。そして、このエラー発生量の増大がエラー計測回路（
１４）で検出されることで、位相制御回路（１５）がこ
のエラー発生量が最も少ない状態に位相シフト量を設定
し、自動的に変化点から遠い位置で良好な再生データの
ストローブが行われるようになり、再生データのエラー
レートが低くなる。

なお、上述実施例ではデジタルデータを再生する再生装
置に適用した例を示したが、無線等で伝送されるデジタ
ルデータを受信する場合に必要なデータストローブを行
う場合に適用しても良い。

さらにまた、本発明は上述実施例に限らず、その他種々
の構成が取り得ることは勿論である。

〔発明の効果〕

本発明によると、データストローブ回路に供給されるク
ロックの位相が、入力デジタルデータの状態に応じて変
化し、入力データのストローブが変化点の近傍で行われ
ることがなく、常に良好な入力データのストローブが行
われる。

は位相シフタ、（１４）はエラー計測回路、（１５）は
位相制御回路、（２０）は変化点検出回路である。

Claims (1)

1. 【特許請求の範囲】 １、入力デジタルデータを、この入力デジタルデータに
   基づいて生成したクロックに同期してラッチし、データ
   ストローブするデジタルデータ検出回路において、 上記クロックの位相を、上記データストローブされたデ
   ータのエラーレートが最適になるように制御することを
   特徴とするデジタルデータ検出回路。 ２、入力デジタルデータを、この入力デジタルデータに
   基づいて生成したクロックに同期してラッチし、データ
   ストローブするデジタルデータ検出回路において、 上記データストローブが行われるデータの変化点を検出
   し、この変化点と上記クロックとの位相状態が最適にな
   るように上記クロックの位相を制御することを特徴とす
   るデジタルデータ検出回路。 ３、入力デジタルデータを、この入力デジタルデータに
   基づいて生成したクロックに同期してラッチし、データ
   ストローブするデジタルデータ検出回路において、 上記データストローブされたデータのエラー量を検出し
   、このエラー量が最小になるように上記クロックの位相
   を制御することを特徴とするデジタルデータ検出回路。