JPH04102329A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH04102329A JPH04102329A JP22021490A JP22021490A JPH04102329A JP H04102329 A JPH04102329 A JP H04102329A JP 22021490 A JP22021490 A JP 22021490A JP 22021490 A JP22021490 A JP 22021490A JP H04102329 A JPH04102329 A JP H04102329A
- Authority
- JP
- Japan
- Prior art keywords
- film
- deposited
- insulating film
- vapor
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 239000011229 interlayer Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000001947 vapour-phase growth Methods 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 21
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 21
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 17
- 239000010410 layer Substances 0.000 abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 230000001681 protective effect Effects 0.000 abstract description 5
- 238000001312 dry etching Methods 0.000 abstract description 3
- 239000005360 phosphosilicate glass Substances 0.000 abstract 2
- 239000012808 vapor phase Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に金属配線上
に形成される表面保護膜の製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a semiconductor device, and particularly to a method of manufacturing a surface protection film formed on metal wiring.
従来の半導体装置は、例えば、第3図に示すような断面
構造を有していた。このような構造の半導体装置は、以
下に述へるような方法により製造されていた。A conventional semiconductor device had a cross-sectional structure as shown in FIG. 3, for example. A semiconductor device having such a structure has been manufactured by the method described below.
シリコン基板1表面に形成されたフィールド酸化膜2.
拡散層3.多結晶シリコン配線4等がら構成される半導
体素子を有し、例えばBPSG膜からなる層間絶縁膜5
.及び膜厚が1.0〜1.5μm程度のアルミニウム配
線6を有する半導体基板上に、膜厚が0.4〜0.8μ
m程度の気相成長PSG膜18が堆積され、更に膜厚が
0.2〜0.8μm程度のシリコン窒化膜が堆積され、
気相成長PSG膜18及び/リコン窒化膜により表面保
護膜が形成されていた。Field oxide film 2 formed on the surface of silicon substrate 1.
Diffusion layer 3. It has a semiconductor element composed of polycrystalline silicon wiring 4 and the like, and has an interlayer insulating film 5 made of, for example, a BPSG film.
.. and a semiconductor substrate having an aluminum wiring 6 with a film thickness of about 1.0 to 1.5 μm, and a film thickness of 0.4 to 0.8 μm.
A vapor phase grown PSG film 18 with a thickness of about m is deposited, and a silicon nitride film with a thickness of about 0.2 to 0.8 μm is further deposited.
A surface protective film was formed by the vapor-phase grown PSG film 18 and the silicon nitride film.
なお、この場合のシリコン窒化膜は必ずしも一枚の膜か
ら構成されておらず、例えば、シリコン窒化膜19 a
+ 19 b 、19 c 、19 d + 1
9 e19f、19g、19h、及び19iのように複
数に分断された形状で構成されていた。Note that the silicon nitride film in this case is not necessarily composed of a single film; for example, the silicon nitride film 19 a
+ 19 b, 19 c, 19 d + 1
9 e19f, 19g, 19h, and 19i.
別の半導体装置の例としては、第4図に示すような断面
構造を有していた。このような構造の半導体装置は、以
下に述べるような方法により製造されていた。Another example of a semiconductor device had a cross-sectional structure as shown in FIG. A semiconductor device having such a structure has been manufactured by the method described below.
シリコン基板1表面に形成されたフィールド酸化膜2.
拡散層3.多結晶シリコン配線4等から構成される半導
体素子を有し、例えばBPSG膜からなる層間絶縁膜5
.及び膜厚が1.0〜1゜5μm程度のアルミニウム配
線6を有する半導体基板上に、膜厚が0.1〜0.5μ
m程度のシリコン窒化膜29が堆積され、更に膜厚が2
.0〜10.0μm程度のシリコンポリイミド膜20が
塗布、形成され、シリコン窒化膜29及びシリコンポリ
イミド膜20により表面保護膜が形成されていた。Field oxide film 2 formed on the surface of silicon substrate 1.
Diffusion layer 3. It has a semiconductor element composed of polycrystalline silicon wiring 4 and the like, and has an interlayer insulating film 5 made of, for example, a BPSG film.
.. And on a semiconductor substrate having an aluminum wiring 6 with a film thickness of about 1.0 to 1.5 μm, a film with a film thickness of 0.1 to 0.5 μm is
A silicon nitride film 29 with a thickness of approximately 2 m is deposited, and the film thickness further increases to 2
.. A silicon polyimide film 20 having a thickness of about 0 to 10.0 μm was applied and formed, and a surface protection film was formed by a silicon nitride film 29 and a silicon polyimide film 20.
第3図に示した半導体装置では、アルミニウム配線θの
膜厚が1.0〜1.5μm程度と厚いため、この上に第
1の表面保護膜である気相成長PSG膜18を0.4〜
0.8μm程度堆積した場合、アルミニウム配線6の端
部における気相成長PSG膜18のステップカバレジが
非常に悪くなり、この部分でこれはオーバーハング状態
に堆積される。In the semiconductor device shown in FIG. 3, since the film thickness of the aluminum wiring θ is as thick as about 1.0 to 1.5 μm, a vapor-phase grown PSG film 18, which is the first surface protection film, is formed on the aluminum wiring θ by 0.4 μm. ~
If the thickness is about 0.8 μm, the step coverage of the vapor-phase grown PSG film 18 at the end of the aluminum wiring 6 becomes very poor, and the film is deposited in an overhang state at this portion.
このような状態で第2の表面保護膜であるシリコン窒化
膜を堆積した場合、図示したようにシリコン窒化膜は必
ずしも一枚の膜とはならず、シリコン窒化膜19 a、
19 b、 19 c、 19 d、 19
e 、19 f + 19 g + 19 h +
及び19iのように複数に分断された形状で堆積される
。このため、シリコン窒化膜のスリットが発生すること
になる。When a silicon nitride film, which is a second surface protection film, is deposited in such a state, the silicon nitride film is not necessarily a single film as shown in the figure, but the silicon nitride film 19a,
19 b, 19 c, 19 d, 19
e, 19 f + 19 g + 19 h +
and 19i, it is deposited in a plurality of divided shapes. As a result, slits occur in the silicon nitride film.
その結果、水の侵入防止を目的とする第2の表面保護膜
の効果が無くなり、耐湿性が悪化するという信頼性上の
大きな欠点を生じる。As a result, the effect of the second surface protective film, which is intended to prevent water intrusion, is lost, resulting in a major drawback in terms of reliability, such as deterioration of moisture resistance.
また、このような構造では、表面の凹凸が激しい構造と
なっているため、この半導体装置を樹脂封止した場合に
は半導体装置表面と封止用樹脂が強力に噛み合うことに
なり、熱応力によりアルミニウム配線が封止用樹脂の移
動と同一に移動し、結果的にアルミニウムのずれが生じ
、アルミニウム配線同志がショートしたり断線するとい
う問題が発生する。In addition, such a structure has a highly uneven surface, so when this semiconductor device is encapsulated with resin, the surface of the semiconductor device and the encapsulating resin will strongly engage, resulting in thermal stress. The aluminum wiring moves at the same time as the sealing resin moves, resulting in displacement of the aluminum, causing problems such as short-circuits or disconnections between the aluminum wirings.
第4図に示した半導体装置では、第2の表面保護膜とし
て有機膜であるシリコンポリイミド膜20を2.0〜1
0.0μm程度用いて半導体装置表面の平坦性を得てい
るが、有機膜は紫外線(λ岬26nm)を透過させない
ため、UVPROMをこの構造で形成することはできな
いという欠点がある。In the semiconductor device shown in FIG.
Although the flatness of the surface of the semiconductor device is obtained by using a thickness of about 0.0 μm, there is a drawback that a UV PROM cannot be formed with this structure because the organic film does not transmit ultraviolet rays (λ cape 26 nm).
本発明の半導体装置の製造方法は、
所定の半導体素子1層間絶縁膜、及び金属配線が形成さ
れた半導体基板上に、気相成長法により絶縁膜を堆積す
る工程と、
前記絶縁膜をエッチバックして、前記金属配線の側面に
、前記絶縁膜からなる側壁を形成する工程と、
前記半導体基板上に、第1の表面保護膜、及び第2の表
面保護膜を堆積する工程と、
を含んでいる。The method for manufacturing a semiconductor device of the present invention includes the steps of: depositing an insulating film by vapor phase growth on a semiconductor substrate on which a predetermined semiconductor element one-layer insulating film and metal wiring are formed; and etching back the insulating film. forming a side wall made of the insulating film on a side surface of the metal wiring; and depositing a first surface protection film and a second surface protection film on the semiconductor substrate. I'm here.
次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図(a)〜(C)は本発明の第1の実施例を説明す
るための工程順の断面図である。FIGS. 1(a) to 1(C) are cross-sectional views in order of steps for explaining a first embodiment of the present invention.
まず、第1図(a)に示すように、シリコン基板1表面
に形成されたフィールド酸化膜2.拡散層3.多結晶シ
リコン配線4等から構成される半導体素子を有し、例え
ばBPSG膜からなる層間絶縁膜5.及び膜厚が1.0
〜1.5μm程度の金属配線であるアルミニウム配線6
を有する半導体基板上に、気相成長シリコン酸化膜7を
0.8〜1.6μm程度堆積する。First, as shown in FIG. 1(a), a field oxide film 2. Diffusion layer 3. It has a semiconductor element composed of polycrystalline silicon wiring 4 and the like, and has an interlayer insulating film 5 made of, for example, a BPSG film. and film thickness is 1.0
Aluminum wiring 6 which is a metal wiring of ~1.5 μm
A vapor phase grown silicon oxide film 7 is deposited to a thickness of approximately 0.8 to 1.6 μm on a semiconductor substrate having a semiconductor substrate.
次に、第1図(b)に示すように、異方性ドライエツチ
ングにより気相成長シリコン酸化膜7をエッチバックす
ることにより、アルミニウム配線6の側面に気相成長シ
リコン酸化膜7からなる側壁7aを形成する。Next, as shown in FIG. 1(b), by etching back the vapor-phase grown silicon oxide film 7 by anisotropic dry etching, side walls made of the vapor-phase grown silicon oxide film 7 are formed on the sides of the aluminum wiring 6. Form 7a.
続いて、第1図(C)に示すように、第1の表面保護膜
である気相成長PSG膜8を0.5〜1.0μm程度堆
積する。引き続いて、第2の表面保護膜であるシリコン
窒化膜9を0.2−0.8μm程度堆積する。Subsequently, as shown in FIG. 1C, a vapor phase grown PSG film 8, which is a first surface protection film, is deposited to a thickness of about 0.5 to 1.0 μm. Subsequently, a silicon nitride film 9, which is a second surface protection film, is deposited to a thickness of about 0.2-0.8 μm.
第2図は本発明の第2の実施例を説明するための断面図
である。FIG. 2 is a sectional view for explaining a second embodiment of the present invention.
本実施例は、2層のアルミニウム配線からなる半導体装
置の製造方法に関するものである。This embodiment relates to a method of manufacturing a semiconductor device consisting of two layers of aluminum wiring.
アルミニウム配線6(第1層目のアルミニウム配線)の
側壁7aを形成するところまでは本発明の第1の実施例
と同じである。その後、第2の層間絶縁膜としてのシリ
コン窒化膜10を、プラズマ気相成長により0.5〜1
.0μm程度堆積する。The steps up to the formation of the side walls 7a of the aluminum wiring 6 (first layer aluminum wiring) are the same as in the first embodiment of the present invention. Thereafter, a silicon nitride film 10 as a second interlayer insulating film is grown by plasma vapor deposition with a thickness of 0.5 to 1.
.. A thickness of about 0 μm is deposited.
次にシリコン窒化膜10にスルーホールを開口し、第2
層目のアルミニウム配線6aを形成する。次に、気相成
長シリコン酸化膜を0.8〜1.5μm程度堆積し、こ
れを異方性ドライエツチングによりエッチバックしてア
ルミニウム配線6aの側面に気相成長シリコン酸化膜か
らなる側壁7bを形成する。Next, a through hole is opened in the silicon nitride film 10, and a second
A layer of aluminum wiring 6a is formed. Next, a vapor-phase grown silicon oxide film is deposited to a thickness of about 0.8 to 1.5 μm, and this is etched back by anisotropic dry etching to form a side wall 7b made of a vapor-grown silicon oxide film on the side surface of the aluminum wiring 6a. Form.
続いて、第1の表面保護膜である気相成長PSG膜8a
を0.5〜1.0μm程度堆積する。引・き続いて、第
2の表面保護膜であるシリコン窒化膜9aを0.2〜0
.8μm程度堆積する。Subsequently, a vapor phase grown PSG film 8a, which is a first surface protection film, is deposited.
is deposited to a thickness of about 0.5 to 1.0 μm. Subsequently, a silicon nitride film 9a, which is a second surface protection film, is formed at a thickness of 0.2 to 0.
.. A thickness of about 8 μm is deposited.
本実施例では、第1層目のアルミニウム配線6の側面に
側壁7aが形成されている。このため、第2の層間絶縁
膜の(第1層目の)アルミニウム配線6に対するカバレ
ッジは、例えばリフロー等の処理を施さなくても、良好
である。In this embodiment, a side wall 7a is formed on the side surface of the first layer aluminum wiring 6. Therefore, the coverage of the second interlayer insulating film with respect to the (first layer) aluminum wiring 6 is good even without performing a treatment such as reflow.
この形状を反映して、本実施例では第1層目のアルミニ
ウム配線6と第2層目のアルミニウム配線6aとの間の
リーク現象の発生が消滅する。Reflecting this shape, in this embodiment, the leakage phenomenon between the first layer aluminum wiring 6 and the second layer aluminum wiring 6a disappears.
なお、本実施例では第2の層間絶縁膜としてシリコン窒
化膜10を採用したが、他の絶縁膜を用いても良い。Note that although the silicon nitride film 10 is used as the second interlayer insulating film in this embodiment, other insulating films may be used.
以上説明したように本発明の半導体装置の製造方法は、
金属配線の側面に絶縁膜からなる側壁を形成することに
より、これらの上に形成される第1の表面保護膜の形状
はオーバーハング形状などの発生が抑制されて良好にな
り、例えば水の侵入を防ぐ目的で形成する第2の表面保
護膜は一様に形成され、当初の目的を果すことができる
ようになる。例えば、本発明を適用した半導体装置は従
来の製造方法による半導体装置に比べて、耐湿性寿命は
4〜5倍に向上する。As explained above, the method for manufacturing a semiconductor device of the present invention includes:
By forming side walls made of an insulating film on the side surfaces of metal wiring, the shape of the first surface protective film formed thereon is suppressed from overhanging, and the shape is improved.For example, water intrusion is suppressed. The second surface protective film, which is formed for the purpose of preventing this, is uniformly formed and can achieve its original purpose. For example, the moisture resistance life of a semiconductor device to which the present invention is applied is four to five times higher than that of a semiconductor device manufactured by a conventional manufacturing method.
また、第1.及び第2の表面保護膜における表面の平坦
性が優れていることから、本発明による半導体装置を樹
脂封止した場合、封止用樹脂の熱応力に起因する金属配
線の断線、金属配線間のソヨートに関しても、耐熱スト
レス性は従来に比べて2〜3倍に向上する。Also, 1st. And since the surface flatness of the second surface protection film is excellent, when a semiconductor device according to the present invention is resin-sealed, disconnection of metal wiring due to thermal stress of the sealing resin and breakage of metal wiring between metal wirings occur. Regarding Soyote, the heat stress resistance is also improved two to three times compared to conventional products.
更にまた、本発明を適用したUVPROMでは、UV消
去特性も良好であり、かつ、信頼性の高いEPROM内
臓の半導体装置を実現することが可能となる。Furthermore, the UVPROM to which the present invention is applied has good UV erasing characteristics, and it is possible to realize a highly reliable semiconductor device incorporating an EPROM.
明するための断面図である。FIG.
1・・・シリコン基板、2・・・フィールド酸化膜、3
・・・拡散層、4・・・多結晶シリコン配線、5・・・
層間絶縁膜、6 + 6 a・・・アルミニウム配線、
7・・・気相成長シリコン酸化膜、7a、7b・・・側
壁、8゜8a、18・・・気相成長PSG膜、9.9
a + 1019a、19b、19c、19d、19
e。1... Silicon substrate, 2... Field oxide film, 3
...Diffusion layer, 4...Polycrystalline silicon wiring, 5...
Interlayer insulating film, 6+6a...aluminum wiring,
7... Vapor phase grown silicon oxide film, 7a, 7b... Side wall, 8°8a, 18... Vapor phase grown PSG film, 9.9
a + 1019a, 19b, 19c, 19d, 19
e.
19f、19g、19h、19i、29・・・シリコン
窒化膜、20・・・シリコンポリイミド膜。19f, 19g, 19h, 19i, 29... silicon nitride film, 20... silicon polyimide film.
Claims (1)
された半導体基板上に、気相成長法により絶縁膜を堆積
する工程と、 前記絶縁膜をエッチバックして、前記金属配線の側面に
、前記絶縁膜からなる側壁を形成する工程と、 前記半導体基板上に、第1の表面保護膜、及び第2の表
面保護膜を堆積する工程と、 を含むことを特徴とする半導体装置の製造方法。[Scope of Claims] A step of depositing an insulating film by a vapor phase growth method on a semiconductor substrate on which a predetermined semiconductor element, an interlayer insulating film, and a metal wiring are formed; and etching back the insulating film, The method includes the steps of: forming a sidewall made of the insulating film on a side surface of the metal wiring; and depositing a first surface protection film and a second surface protection film on the semiconductor substrate. A method for manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22021490A JPH04102329A (en) | 1990-08-22 | 1990-08-22 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22021490A JPH04102329A (en) | 1990-08-22 | 1990-08-22 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04102329A true JPH04102329A (en) | 1992-04-03 |
Family
ID=16747675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22021490A Pending JPH04102329A (en) | 1990-08-22 | 1990-08-22 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04102329A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100317501B1 (en) * | 1998-12-29 | 2002-02-19 | 박종섭 | A forming method of flash memory device |
-
1990
- 1990-08-22 JP JP22021490A patent/JPH04102329A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100317501B1 (en) * | 1998-12-29 | 2002-02-19 | 박종섭 | A forming method of flash memory device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3366471B2 (en) | Semiconductor device and manufacturing method thereof | |
CN101378035A (en) | Method of manufacturing a semiconductor device | |
JPH04102329A (en) | Manufacture of semiconductor device | |
JP2695324B2 (en) | Method for manufacturing semiconductor device | |
JPS61289635A (en) | Surface flatterning | |
JPH0555199A (en) | Semiconductor device | |
JP3249071B2 (en) | Method for manufacturing semiconductor device | |
JP2606315B2 (en) | Method for manufacturing semiconductor device | |
JPH0621218A (en) | Semiconductor device and its manufacture | |
JP2663833B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH0419707B2 (en) | ||
JPS63155625A (en) | Semiconductor integrated circuit device | |
KR0171990B1 (en) | Planation method of multi-layer metal wire using polysilicon film | |
JP3271215B2 (en) | Pad section and method of forming the same | |
JPH03159125A (en) | Semiconductor device | |
JPH0122984B2 (en) | ||
KR100332131B1 (en) | Method for forming metal film in semiconductor device | |
JPH05267476A (en) | Manufacture of semiconductor device | |
JP2942063B2 (en) | Method for manufacturing semiconductor device | |
JPH0273651A (en) | Semiconductor device | |
JPH0236534A (en) | Semiconductor device | |
JPH04165651A (en) | Manufacture of semiconductor device | |
JPS63226041A (en) | Manufacture of semiconductor integrated circuit device | |
JPH03237721A (en) | Method of flattening multilayer wiring | |
JPH06310506A (en) | Semiconductor device and its manufacturing method |