JP3249071B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3249071B2
JP3249071B2 JP20798197A JP20798197A JP3249071B2 JP 3249071 B2 JP3249071 B2 JP 3249071B2 JP 20798197 A JP20798197 A JP 20798197A JP 20798197 A JP20798197 A JP 20798197A JP 3249071 B2 JP3249071 B2 JP 3249071B2
Authority
JP
Japan
Prior art keywords
forming
wiring
interlayer insulating
insulating film
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20798197A
Other languages
Japanese (ja)
Other versions
JPH1154617A (en
Inventor
浩司 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP20798197A priority Critical patent/JP3249071B2/en
Publication of JPH1154617A publication Critical patent/JPH1154617A/en
Application granted granted Critical
Publication of JP3249071B2 publication Critical patent/JP3249071B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、積み上げ方式のコ
ンタクトプラグ構造を有する半導体装置の製造方法に係
り、特に接続抵抗の安定化対策に関する。
The present invention relates to a method of manufacturing a semiconductor device having a stacked contact plug structure, and more particularly to a method for stabilizing connection resistance.

【0002】[0002]

【従来の技術】従来より、半導体素子を形成した半導体
基板の上に層間絶縁膜を介在させて多数の配線層を形成
するようにした多層配線構造を有する半導体装置が知ら
れている。以下、従来の半導体装置の製造方法につい
て、図4を参照しながら説明する。図4は従来の多層配
線構造を有する半導体装置の一般的な構造の例を示す断
面図である。
2. Description of the Related Art Conventionally, there has been known a semiconductor device having a multilayer wiring structure in which a large number of wiring layers are formed on a semiconductor substrate on which a semiconductor element is formed with an interlayer insulating film interposed therebetween. Hereinafter, a conventional method for manufacturing a semiconductor device will be described with reference to FIG. FIG. 4 is a cross-sectional view showing an example of a general structure of a semiconductor device having a conventional multilayer wiring structure.

【0003】同図に示すように、トランジスタ(図示せ
ず)が形成された半導体基板1の上に、第1層間絶縁膜
2と、この第1層間絶縁膜2に形成された接続孔内に埋
め込まれたたとえばタングステン等の高融点金属からな
る第1埋め込みプラグ3と、第1層間絶縁膜2及び第1
埋め込みプラグ3の上に形成されたアルミニウム等の導
電性材料からなる第1層目金属配線4と、第1層間絶縁
膜2及び第1層目金属配線4の上に形成された第2層間
絶縁膜5と、第2層間絶縁膜5に形成された接続孔内に
埋め込まれた高融点金属からなる第2埋め込みプラグ6
と、第2層間絶縁膜5及び第2埋め込みプラグ6の上に
形成された第2層目金属配線7とを備えている。
As shown in FIG. 1, a first interlayer insulating film 2 and a connection hole formed in the first interlayer insulating film 2 are formed on a semiconductor substrate 1 on which a transistor (not shown) is formed. A buried first buried plug 3 made of a high melting point metal such as tungsten, a first interlayer insulating film 2 and a first buried plug 3
A first-layer metal wiring 4 made of a conductive material such as aluminum formed on the buried plug 3; a second interlayer insulating film 2 and a second-layer insulating film formed on the first-layer metal wiring 4; Film 5 and second buried plug 6 made of a refractory metal buried in a connection hole formed in second interlayer insulating film 5.
And a second-layer metal wiring 7 formed on the second interlayer insulating film 5 and the second buried plug 6.

【0004】次に、上記半導体装置の構造を実現するた
めの製造工程を概略的に説明する。まず、半導体基板1
にたとえばゲート絶縁膜,ゲート電極及びソース・ドレ
イン領域を有するトランジスタを形成する。そして、半
導体基板1の上に第1層間絶縁膜2を堆積し、第1層間
絶縁膜2に、半導体基板1の不純物拡散領域1a(たと
えば上記ソース・ドレイン領域)に到達する接続孔を形
成する。そして、この接続孔内にタングステン等の高融
点金属を埋め込んで第1埋め込みプラグ3を形成する。
その後、第1埋め込みプラグ3及び第1層間絶縁膜2の
上にアルミニウム合金膜等の金属膜を形成した後これを
パターニングして第1層目金属配線4を形成する。その
後、同様の工程を繰り返して、第2層間絶縁膜4,第2
埋め込みプラグ6及び第2層目金属配線7を形成する。
Next, a manufacturing process for realizing the structure of the semiconductor device will be schematically described. First, the semiconductor substrate 1
Then, for example, a transistor having a gate insulating film, a gate electrode, and source / drain regions is formed. Then, a first interlayer insulating film 2 is deposited on the semiconductor substrate 1, and a connection hole reaching the impurity diffusion region 1 a (for example, the source / drain region) of the semiconductor substrate 1 is formed in the first interlayer insulating film 2. . Then, a first buried plug 3 is formed by burying a high melting point metal such as tungsten in the connection hole.
After that, a metal film such as an aluminum alloy film is formed on the first buried plug 3 and the first interlayer insulating film 2 and then patterned to form a first-layer metal wiring 4. After that, the same steps are repeated, and the second interlayer insulating film 4 and the second
A buried plug 6 and a second-layer metal wiring 7 are formed.

【0005】[0005]

【発明が解決しようとする課題】上述の半導体装置の構
造は、各層間絶縁膜の接続孔に埋め込みプラグと金属配
線とが順次積み上げられた構造となっているので、積み
上げ方式のコンタクトプラグ構造といわれているが、上
記従来の積み上げ方式のコンタクトプラグ構造において
は、以下のような問題があった。
The structure of the above-described semiconductor device has a structure in which a buried plug and a metal wiring are sequentially stacked in a connection hole of each interlayer insulating film. It is said that the conventional stacked contact plug structure has the following problems.

【0006】この積み上げ方式のコンタクトプラグ構造
では、各埋め込みプラグと各層の金属配線が積み上げら
れているので、埋め込みプラグと金属配線が直列に接続
されている。したがって、各層の金属配線を接続する経
路中の抵抗は、その経路中のもっとも狭い部分である各
接続孔の開口面積によって異なる。そして、コンタクト
抵抗は開口面積に対する依存性が大きく、安定した接続
抵抗を得ることができないという問題があった。
In this stacked contact plug structure, the embedded plug and the metal wiring of each layer are stacked, so that the embedded plug and the metal wiring are connected in series. Therefore, the resistance in the path connecting the metal wiring of each layer differs depending on the opening area of each connection hole which is the narrowest part in the path. In addition, there is a problem that the contact resistance is largely dependent on the opening area, and a stable connection resistance cannot be obtained.

【0007】本発明は、上記従来の問題点を解決するた
めになされたものであり、その目的は、配線間の接続抵
抗の開口面積に対する依存性を低減し、もって、接続孔
径のばらつきに対して安定した接続抵抗を発揮しうる半
導体装置の製造方法を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems. An object of the present invention is to reduce the dependence of the connection resistance between wirings on the opening area, thereby reducing the variation in connection hole diameter. It is an object of the present invention to provide a method for manufacturing a semiconductor device capable of exhibiting stable connection resistance.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に本発明が講じた手段は、埋め込みプラグとその上の配
線との接触面積を増大させることにより、接続孔径のバ
ラツキによる接続抵抗の変化の割合を緩和することにあ
る。
Means taken by the present invention to achieve the above object is to increase the contact area between the buried plug and the wiring thereon to thereby reduce the change in the connection resistance due to the variation of the connection hole diameter. To reduce the percentage of

【0009】本発明の半導体装置の製造方法は、請求項
1に記載されているように、半導体基板の導電性領域の
上に第1の層間絶縁膜を形成するステップと、上記第1
の層間絶縁膜に上記導電性領域に到達する第1の接続孔
を形成するステップと、上記第1の接続孔内に中央部が
凹んだ第1の埋め込みプラグを形成するステップと、上
記第1の埋め込みプラグ及び上記第1の層間絶縁膜の上
に、高低差が強調された深い凹部を有する第1の配線を
形成するステップと、上記第1の配線が形成された半導
体基板の上に第2の層間絶縁膜を堆積するステップと、
上記第2の層間絶縁膜に上記第1の配線の上記深い凹部
を含む領域に到達する第2の接続孔を形成するステップ
と、上記第2の接続孔内に第2の埋め込みプラグを形成
するステップと、上記第2の埋め込みプラグ及び上記第
2の層間絶縁膜の上に第2の配線を形成するステップと
を備えている。
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: forming a first interlayer insulating film on a conductive region of a semiconductor substrate;
Forming a first connection hole reaching the conductive region in the interlayer insulating film; and forming a central portion in the first connection hole.
Forming a recessed first buried plug; and forming on the first buried plug and the first interlayer insulating film
Forming a first wiring having a deep recess in which a height difference is emphasized, and depositing a second interlayer insulating film on the semiconductor substrate on which the first wiring is formed;
The deep recess of the first wiring in the second interlayer insulating film
Forming a second connection hole reaching a region including: a step of forming a second buried plug in the second connection hole; and forming the second buried plug and the second interlayer insulating film. and a step of forming a second wiring on the.

【0010】この方法により、第1の接続孔内に埋め込
まれた第1の埋め込みプラグの上面と第1層間絶縁膜の
上面との間には高低差が存在している。この状態で、第
1の導体膜が低被覆率で堆積されるので、第1の導体膜
からパターニングされた第1の配線のうち第1の埋め込
みプラグ上にある領域には深い凹部が形成される。そし
て、その後、第1の配線の上に第2の埋め込みプラグが
形成されると、両者間の接触面積が接続孔の横断面積に
比較して極めて広くなる。したがって、製造工程あるい
は設計の都合上で接続孔の径にばらつきが生じても、凹
部の深さ方向に沿った接触面積はほとんど変わらないの
で、全体としての接触面積のばらつきは緩和される。す
なわち、開口面積依存性の小さい安定した接続抵抗を有
する半導体装置が形成されることになる。また、第1の
配線における凹部の存在によって、第2の埋め込みプラ
グからの応力も緩和される。
According to this method, there is a height difference between the upper surface of the first buried plug buried in the first connection hole and the upper surface of the first interlayer insulating film. In this state, since the first conductor film is deposited at a low coverage, a deep recess is formed in a region on the first buried plug of the first wiring patterned from the first conductor film. You. After that, when the second buried plug is formed on the first wiring, the contact area between the two becomes extremely larger than the cross-sectional area of the connection hole. Therefore, even if the diameter of the connection hole varies due to the manufacturing process or design, the contact area along the depth direction of the concave portion hardly changes, so that the variation in the contact area as a whole is reduced. That is, a semiconductor device having a stable connection resistance with small opening area dependence is formed. In addition, the presence of the concave portion in the first wiring also reduces the stress from the second embedded plug.

【0011】請求項2に記載されているように、請求項
1において、上記第1の配線を形成する工程では、低被
覆率の条件で堆積された導体膜から上記第1の配線を形
成することが好ましい。
[0011] As described in claim 2, the claim
1, in the step of forming the first wiring,
The first wiring is formed from a conductor film deposited under the conditions of the coverage.
Preferably.

【0012】この方法により、第1の配線において、上
記第1の埋め込みプラグの上に形成された凹部の深さを
大きくすることが可能になる。
According to this method, the first wiring
The depth of the recess formed on the first buried plug is
It is possible to make it larger.

【0013】請求項3に記載されているように、請求項
2において、上記第1の配線を形成する工程では、20
0℃以下の低温スパッタリング法により堆積されたアル
ミニウム合金膜から上記第1の配線を形成することが好
ましい。
[0013] As described in claim 3, the claim
2, in the step of forming the first wiring, 20
Al deposited by low-temperature sputtering at 0 ° C or lower
It is preferable to form the first wiring from a minium alloy film.
Good.

【0014】この方法により、極めて被覆率の小さい条
で堆積することができるので、第1の配線において、
第1の埋め込みプラグの上に形成された凹部の深さを大
きくすることが可能になる。
[0014] By this method, the it is possible to sedimentary small conditions extremely coverage, the first wiring,
Increase the depth of the recess formed on the first embedded plug.
It becomes possible to be crisp .

【0015】請求項4に記載されているように、請求項
1において、上記第1の埋め込みプラグを形成する工程
では、第1の層間絶縁膜よりも膜厚が薄い金属膜から上
記第1の埋め込みプラグを形成することにより、中央部
が凹んだ形状の第1の埋め込みプラグを容易に形成する
ことができる。
As set forth in claim 4, claim
Forming a first buried plug in step 1
Then, from the metal film whose film thickness is thinner than the first interlayer insulating film,
By forming the first embedded plug, the central portion can be formed.
Easily forming a first embedded plug having a concave shape
be able to.

【0016】請求項5に記載されているように、請求項
1において、上記第2の埋め込みプラグを形成する工程
では、中央部が凹んだ第2の埋め込みプラグを形成し、
上記第2の配線を形成する工程では、上記第2の埋め込
みプラグの上において高低差が強調された深い凹部を有
する第2の配線を形成することができる。この方法によ
り、2層以上の多層配線構造を有する場合にも、第2の
配線に到達する第2の埋め込みプラグの上に接続孔を形
成し、さらに、第2の埋め込みプラグ,配線を請求項1
と同じ方法によって積み上げることによって、すべての
配線層間において、安定した接続構造を有する半導体装
置が得られることになる。
As set forth in claim 5, claim
Forming a second buried plug in step 1
Now, a second embedded plug with a concave central part is formed,
In the step of forming the second wiring, the second embedding is performed.
Has a deep recess on the plug
A second wiring can be formed. By this method
In the case of having a multilayer wiring structure of two or more layers,
Form a connection hole on the second buried plug reaching the wiring
And further comprising a second embedded plug and a wiring.
All by stacking up in the same way as
A semiconductor device having a stable connection structure between wiring layers
Will be obtained.

【0017】[0017]

【発明の実施の形態】以下、本発明の一実施例について
図面を参照しながら説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings.

【0018】図1〜図3は、本発明の実施形態における
積み上げ方式のコンタクトプラグ構造を有する半導体装
置の製造方法を示すものである。
1 to 3 show a method of manufacturing a semiconductor device having a stacked contact plug structure according to an embodiment of the present invention.

【0019】まず、図1に示すように、半導体基板1に
MOSFET等のトランジスタを形成し、半導体基板1
の上に厚みが800〜1200nmの第1層間絶縁膜2
を堆積する。そして、第1層間絶縁膜2に、トランジス
タ中のソース・ドレイン領域等の不純物拡散領域1aに
到達する径が0.5〜0.7μmの接続孔を形成する。
次に、この接続孔内に高融点金属を上記第1層間絶縁膜
2の膜厚未満の厚さ例えば350〜700nm程度の厚
みで堆積した後、エッチバックして接続孔以外の部分を
除去する。この工程により、接続孔内に中央付近がやや
凹んだ形状の第1埋め込みプラグ3が形成される。
First, as shown in FIG. 1, a transistor such as a MOSFET is formed on a semiconductor substrate 1, and the semiconductor substrate 1
A first interlayer insulating film 2 having a thickness of 800 to 1200 nm
Is deposited. Then, a connection hole having a diameter of 0.5 to 0.7 μm reaching the impurity diffusion region 1a such as a source / drain region in the transistor is formed in the first interlayer insulating film 2.
Next, a high melting point metal is deposited in the connection hole with a thickness less than the thickness of the first interlayer insulating film 2, for example, about 350 to 700 nm, and then etched back to remove portions other than the connection hole. . By this step, the first embedded plug 3 having a slightly concave shape near the center is formed in the connection hole.

【0020】次に、図2に示すように、基板の全面上に
厚みが600〜900nm程度の第1の導体膜を低被覆
率で堆積する。例えば、アルミニウム合金膜をスパッタ
法により堆積する場合には、200℃以下の低温スパッ
タ法を採用する。そして、第1の導体膜をパターニング
してこの工程により、第1埋め込みプラグ3及びその周
囲の第1層間絶縁膜2の上に、中央部が大きく凹んだ第
1層目金属配線4が形成される。ここで、第1の導体膜
としてアルミニウム合金膜を用い、低温スパッタ法によ
り第1の導体膜を堆積する。このとき、低温スパッタ法
によるアルミニウム合金膜の堆積においては高温スパッ
タ法による場合のごとくアルミニウム合金膜の流動が生
じない。しかも、低被覆率つまりステップカバレージの
低い条件でアルミニウム合金膜を堆積することにより、
接続孔のエッジ部でオーバーハングが生じ、アルミニウ
ム合金膜の凹部における膜の堆積速度が極端に低くな
る。従って、同図に示すように、第1層間絶縁膜2と第
1埋め込みプラグ3との高低差が強調され、第1層目金
属配線4は、接続孔内で深い凹部を有するものとなる。
なお、高融点金属膜の堆積厚みをtとし、接続孔の径を
Dとすると、t×2>D×140%であることが好まし
い。
Next, as shown in FIG. 2, a first conductor film having a thickness of about 600 to 900 nm is deposited on the entire surface of the substrate at a low coverage. For example, when depositing an aluminum alloy film by a sputtering method, a low-temperature sputtering method of 200 ° C. or lower is employed. Then, the first conductive film is patterned, and in this step, the first-layer metal wiring 4 whose central portion is largely recessed is formed on the first embedded plug 3 and the first interlayer insulating film 2 around the first embedded plug 3. You. Here, an aluminum alloy film is used as the first conductor film, and the first conductor film is deposited by a low-temperature sputtering method. At this time, in the deposition of the aluminum alloy film by the low-temperature sputtering method, the aluminum alloy film does not flow as in the case of the high-temperature sputtering method. Moreover, by depositing the aluminum alloy film under a condition of low coverage, that is, low step coverage,
Overhang occurs at the edge of the connection hole, and the deposition rate of the film in the concave portion of the aluminum alloy film becomes extremely low. Therefore, as shown in the drawing, the height difference between the first interlayer insulating film 2 and the first buried plug 3 is emphasized, and the first-layer metal wiring 4 has a deep recess in the connection hole.
It is preferable that t × 2> D × 140%, where t is the deposition thickness of the refractory metal film and D is the diameter of the connection hole.

【0021】次に、図3に示すように、基板の全面上に
第2層間絶縁膜5を形成し、第2層間絶縁膜5に、第1
層目金属配線4に到達する接続孔を形成する。そして、
この接続孔内にタングステン等の高融点金属を第2層間
絶縁膜5の膜厚未満の厚みで堆積し、第2埋め込みプラ
グ6を形成する。このとき、第2埋め込みプラグ6はそ
の中央部が凹んだ形状となるが、その凹みの程度は第1
層目金属配線4の凹みが緩和されたものとなっている。
その後、低温スパッタ法により、基板の全面上にアルミ
ニウム合金膜からなる第2の導体膜を堆積した後、この
第2の導体膜をパターニングして、第2埋め込みプラグ
6及び第2層間絶縁膜5の上に、第2層目金属配線7を
形成する。この工程によって、第1層目金属配線5と同
様に大きく中央部が凹んだ第2層目金属配線7が形成さ
れる。
Next, as shown in FIG. 3, a second interlayer insulating film 5 is formed on the entire surface of the substrate.
A connection hole reaching the metal wiring layer 4 is formed. And
In this connection hole, a high melting point metal such as tungsten is deposited in a thickness less than the thickness of the second interlayer insulating film 5 to form a second buried plug 6. At this time, the second buried plug 6 has a shape in which the center is recessed, but the degree of the recess is the first degree.
The depression of the layer metal wiring 4 is reduced.
Thereafter, a second conductor film made of an aluminum alloy film is deposited on the entire surface of the substrate by low-temperature sputtering, and then the second conductor film is patterned to form a second buried plug 6 and a second interlayer insulating film 5. A second-layer metal wiring 7 is formed thereon. By this step, the second-layer metal wiring 7 whose central portion is largely recessed like the first-layer metal wiring 5 is formed.

【0022】以上のように、本実施形態によれば、層間
絶縁膜に形成された接続孔内に層間絶縁膜の膜厚未満の
厚みで埋め込みプラグを形成し、さらにその上に低被覆
率の条件でアルミニウム合金膜からなる金属配線を形成
するようにしているので、中央部が大きく凹んだ形状を
有する金属配線を形成することができる。このため、金
属配線とその上層の埋め込みプラグとのコンタクト面積
が拡大する。そして、接続孔の径がばらついても、配線
の凹部の深さにはほとんど変わりがないので深さに応じ
たコンタクト面積は変わらない。つまり、接続孔の径が
ばらついてもそのばらつきによってコンタクト面積が変
化する度合いが緩和される。よって、開口面積に対する
依存性の小さい安定した接続抵抗を実現することができ
る。
As described above, according to the present embodiment, a buried plug having a thickness less than the thickness of the interlayer insulating film is formed in the connection hole formed in the interlayer insulating film, and a plug having a low covering rate is further formed thereon. Since the metal wiring made of the aluminum alloy film is formed under the conditions, it is possible to form the metal wiring having a shape in which the central portion is largely depressed. For this reason, the contact area between the metal wiring and the buried plug in the upper layer increases. Even if the diameter of the connection hole varies, the depth of the concave portion of the wiring hardly changes, so that the contact area according to the depth does not change. That is, even if the diameter of the connection hole varies, the degree of change in the contact area due to the variation is reduced. Therefore, a stable connection resistance with little dependence on the opening area can be realized.

【0023】また、第1層目金属配線4にはタングステ
ンからなる上層の第2の埋め込みプラグ6によってスト
レスが印加されるが、第1層目金属配線4の中央が大き
く凹んでいることで、配線等に対する上層のタングステ
ンプラグからのストレスも緩和される。
Although stress is applied to the first-layer metal wiring 4 by the second buried plug 6 in the upper layer made of tungsten, since the center of the first-layer metal wiring 4 is largely recessed, Stress on the wiring and the like from the upper tungsten plug is also reduced.

【0024】なお、上記実施形態では、高融点金属膜を
エッチバック法により接続孔内に埋め込んでいるが、選
択CVD法により埋め込むようにしてもよい。
In the above embodiment, the high melting point metal film is buried in the connection hole by the etch-back method, but may be buried by the selective CVD method.

【0025】[0025]

【発明の効果】請求項1〜5に記載される本発明によれ
ば、積み上げ方式のコンタクトプラグ構造を有する半導
体装置の製造方法として、接続孔内に層間絶縁膜の厚み
よりも薄い金属膜を埋め込んで埋め込みプラグを形成し
た後、その上に低被覆率で導電性材料を堆積して配線を
形成し、さらにその上に上層の埋め込みプラグ等を形成
するようにしたので、深い凹部を有する配線とその上の
埋め込みプラグとの接触面積が増大することにより、開
口面積依存性の小さい安定した接続抵抗を有する半導体
装置の製造方法を実現することができる。
According to the first to fifth aspects of the present invention, as a method of manufacturing a semiconductor device having a stacked contact plug structure, a metal film thinner than an interlayer insulating film is formed in a connection hole. After burying and forming a buried plug, a conductive material is deposited thereon at a low coverage to form a wiring, and an upper-layer buried plug or the like is further formed thereon. By increasing the contact area between the semiconductor device and the buried plug thereon, it is possible to realize a method of manufacturing a semiconductor device having a stable connection resistance with a small opening area dependency.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態に係る積み上げ方式のコンタ
クトプラグ構造を有する半導体装置の製造工程のうち第
1埋め込みプラグを形成するまでの工程を示す断面図で
ある。
FIG. 1 is a cross-sectional view showing a process of forming a first embedded plug in a manufacturing process of a semiconductor device having a stacked contact plug structure according to an embodiment of the present invention.

【図2】本発明の実施形態における半導体装置の製造工
程のうち第1層目配線層を形成するための第1の導体膜
を堆積するまでの工程を示す断面図である。
FIG. 2 is a cross-sectional view showing a process of depositing a first conductive film for forming a first wiring layer in a manufacturing process of the semiconductor device according to the embodiment of the present invention.

【図3】本発明の実施形態における半導体装置の製造工
程のうち第2層目配線層を形成するための第2の導体膜
を堆積するまでの工程を示す断面図である。
FIG. 3 is a cross-sectional view showing a process of depositing a second conductor film for forming a second wiring layer in the manufacturing process of the semiconductor device according to the embodiment of the present invention.

【図4】従来の積み上げ方式のコンタクトプラグ構造を
有する半導体装置の断面図である。
FIG. 4 is a sectional view of a conventional semiconductor device having a stacked contact plug structure.

【符号の説明】[Explanation of symbols]

1 半導体基板 1a 不純物拡散領域 2 第1層間絶縁膜 3 第1埋め込みプラグ 4 第1層目金属配線 5 第2層間絶縁膜 6 第2埋め込みプラグ 7 第2層目金属配線 Reference Signs List 1 semiconductor substrate 1a impurity diffusion region 2 first interlayer insulating film 3 first buried plug 4 first layer metal wiring 5 second interlayer insulating film 6 second buried plug 7 second layer metal wiring

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板の導電性領域の上に第1の層
間絶縁膜を形成するステップと、 上記第1の層間絶縁膜に上記導電性領域に到達する第1
の接続孔を形成するステップと、 上記第1の接続孔内に中央部が凹んだ第1の埋め込みプ
ラグを形成するステップと、 上記第1の埋め込みプラグ及び上記第1の層間絶縁膜の
に、高低差が強調された深い凹部を有する第1の配線
を形成するステップと、 上記第1の配線が形成された半導体基板の上に第2の層
間絶縁膜を堆積するステップと、 、上記第2の層間絶縁膜に上記第1の配線の上記深い凹
部を含む領域に到達する第2の接続孔を形成するステッ
プと、 上記第2の接続孔内に第2の埋め込みプラグを形成する
ステップと、 上記第2の埋め込みプラグ及び上記第2の層間絶縁膜の
に第2の配線を形成するステップとを備えている半導
体装置の製造方法。
Forming a first interlayer insulating film on a conductive region of a semiconductor substrate; and forming a first interlayer insulating film on the first interlayer insulating film to reach the conductive region.
A step of forming a connection hole, forming a first buried plugs recessed central portion to the first connection hole, on said first buried plug and the first interlayer insulating film Forming a first wiring having a deep concave portion in which a height difference is emphasized ; depositing a second interlayer insulating film on the semiconductor substrate on which the first wiring is formed; The deep recess of the first wiring in the second interlayer insulating film;
Forming a second connection hole reaching a region including a portion ; forming a second buried plug in the second connection hole; and forming the second buried plug and the second interlayer insulating layer the method of manufacturing a semiconductor device and a step of forming a second wiring on the film.
【請求項2】 請求項1に記載の半導体装置の製造方法2. A method for manufacturing a semiconductor device according to claim 1.
において、At 上記第1の配線を形成する工程では、低被覆率の条件でIn the step of forming the first wiring, under the condition of low coverage,
堆積された導体膜から上記第1の配線を形成することをForming the first wiring from the deposited conductor film;
特徴とする半導体装置の製造方法。A method for manufacturing a semiconductor device.
【請求項3】 請求項2に記載の半導体装置の製造方法3. A method for manufacturing a semiconductor device according to claim 2.
において、At 上記第1の配線を形成する工程では、200℃以下の低In the step of forming the first wiring, a low temperature of 200 ° C. or less
温スパッタリング法により堆積されたアルミニウム合金Aluminum alloy deposited by hot sputtering
膜から上記第1の配線を形成することを特徴とする半導Forming the first wiring from a film;
体装置の製造方法。Manufacturing method of body device.
【請求項4】 請求項1に記載の半導体装置の製造方法4. A method for manufacturing a semiconductor device according to claim 1.
において、At 上記第1の埋め込みプラグを形成する工程では、第1のIn the step of forming the first buried plug, the first
層間絶縁膜よりも膜厚が薄い金属膜から上記第1の埋めThe first filling from a metal film thinner than the interlayer insulating film.
込みプラグを形成することを特徴とする半導体装置の製Manufacturing a semiconductor device characterized by forming a plug
造方法。Construction method.
【請求項5】 請求項1に記載の半導体装置の製造方法5. A method for manufacturing a semiconductor device according to claim 1.
において、At 上記第2の埋め込みプラグを形成する工程では、中央部In the step of forming the second embedded plug, the central portion
が凹んだ第2の埋め込みプラグを形成し、Forming a second buried plug with a recess, 上記第2の配線を形成する工程では、上記第2の埋め込In the step of forming the second wiring, the second embedding is performed.
みプラグの上において高低差が強調された深い凹部を有Has a deep recess on the plug that emphasizes the height difference
する第2の配線を形成することを特徴とする半導体装置Semiconductor device, wherein a second wiring is formed.
の製造方法。Manufacturing method.
JP20798197A 1997-08-01 1997-08-01 Method for manufacturing semiconductor device Expired - Fee Related JP3249071B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20798197A JP3249071B2 (en) 1997-08-01 1997-08-01 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20798197A JP3249071B2 (en) 1997-08-01 1997-08-01 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH1154617A JPH1154617A (en) 1999-02-26
JP3249071B2 true JP3249071B2 (en) 2002-01-21

Family

ID=16548711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20798197A Expired - Fee Related JP3249071B2 (en) 1997-08-01 1997-08-01 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3249071B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100295054B1 (en) * 1998-09-16 2001-08-07 윤종용 Semiconductor device having multi-wiring and manufacturing method thereof
KR100442106B1 (en) * 2002-06-26 2004-07-27 삼성전자주식회사 Conductive contact structure and fabrication method thereof
CN112071901A (en) * 2020-09-21 2020-12-11 泉芯集成电路制造(济南)有限公司 Electrode connection structure, transistor and preparation method thereof

Also Published As

Publication number Publication date
JPH1154617A (en) 1999-02-26

Similar Documents

Publication Publication Date Title
JPH03220751A (en) Method of manufacturing inter-level contact and semiconductor structure
JPH08330505A (en) Integrated circuit interconnection part
JPH0817925A (en) Semiconductor device and its manufacture
JP3249071B2 (en) Method for manufacturing semiconductor device
JPH07221181A (en) Formation of metal wiring of semiconductor element
US6674171B2 (en) Semiconductor device with a low resistance wiring
JPS63211672A (en) Semiconductor integrated circuit device
JPH05121727A (en) Semiconductor device and manufacturing method thereof
JPS60262443A (en) Forming method of multilayer interconnection
KR960004078B1 (en) Contact forming method by stacked thin layer structure
JP3391447B2 (en) Method for manufacturing semiconductor device
JPH0786209A (en) Manufacture of semiconductor device
JPH08203899A (en) Fabrication of semiconductor device
JPH05144808A (en) Semiconductor device and manufacture thereof
JPS61218144A (en) Electrode wiring structure
JPH0577185B2 (en)
JPH0234929A (en) Manufacture of semiconductor device
JPH10308445A (en) Semiconductor device and manufacture of the same
JPH01194440A (en) Forming method for multilayer interconnection layer
JPH0316218A (en) Manufacture of semiconductor device
JPH05114652A (en) Semiconductor device
JPH07115131A (en) Semiconductor device
JPH1145936A (en) Semiconductor device and its manufacture
JPH08274164A (en) Semiconductor device
JPH11204522A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011023

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees