JPH04102314A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04102314A
JPH04102314A JP22055490A JP22055490A JPH04102314A JP H04102314 A JPH04102314 A JP H04102314A JP 22055490 A JP22055490 A JP 22055490A JP 22055490 A JP22055490 A JP 22055490A JP H04102314 A JPH04102314 A JP H04102314A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
particles
layer
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22055490A
Other languages
English (en)
Inventor
Masami Kimura
木村 真美
Junichi Iizuka
飯塚 潤一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22055490A priority Critical patent/JPH04102314A/ja
Publication of JPH04102314A publication Critical patent/JPH04102314A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (目次) 概要 ・産業上の利用分野 ・従来の技術(第3図) ・発明が解決しようとする課題 課題を解決するだめの手段 ・作用 ・実施例(第1図、第2図) ・発明の効果 〔概要〕 半導体装置の製造方法に関し、更に詳しく言えば、イオ
ン注入により導電型不純物が導入された半導体基板を加
熱処理して浅い不純物領域層を形成する工程を含む半導
体装置の製造方法に関し、結晶欠陥に起因する導電型不
純物の増速拡散を防止し、かつ必要な不純物濃度を有す
る薄い厚さの不純物領域層を形成することができる半導
体装置の製造方法を提供することを目的とし、半導体基
板に導電型不純物粒子をイオン注入する工程と、前記半
導体基板表面に導入された導電型不純物粒子が一部残存
するように該半導体基板の表面層を除去する工程と、前
記半導体基板を加熱処理して導入された導電型不純物粒
子を活性化又は拡散し、該活性化又は拡散された導電型
不純物粒子を含む不純物領域層を形成する工程とを含み
構成する。
〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、更に詳しく言
えば、イオン注入により導電型不純物が導入された半導
体基板を加熱処理して浅い不純物領域層を形成する工程
を含む半導体装置の製造方法に関する。
〔従来の技術] 従来、電界効果トランジスタ(MIST)などを高密度
化・高速化する場合、S / D 領域層を浅く形成す
る必要がある。このための手段として高い制御性と汎用
性を備えたイオン注入法が良く知られている。
ところで、S / D 9M域層など不純物領域層を浅
く形成するためには、 ■イオン注入のエネルギーをできるだけ下げる。
■半導体基板がSi基板の場合、導電型不純物粒子のイ
オン注入の前に、Si粒子又はGe粒子などをイオン注
入によりSi基板に導入して半導体基板表面を非晶質化
(アモルファス化)し、又は完全に非晶質化されないま
でも衝突粒子を増やすことにより、導電型不純物粒子の
チャネリングを抑制すという手段が考えられる。
しかし、第1の手段では、加速エネルギーを1OkeV
以下にすることは実用的に困難であるという問題があり
、必要とされる浅い不純物領域層の形成が難しい。
また、第2の手段では、Si基板表面を非晶質化等する
ことにより打ち込みイオンとS1基板の結晶粒子との衝
突を増し、導電型不純物粒子の平均飛程(Rp)を十分
に小さくすることができるが、イオン注入の際のイオン
衝撃により新たな結晶欠陥が導入される場合がある。こ
のため、続く加熱処理によりこの結晶欠陥に沿って導電
型不純物が増速拡散するという問題があり、浅い不純物
領域層が得られない。
従来、結晶欠陥を除去する方法については、文献[Jo
urnal of Electroni−c Mate
rials Vol、18No、2.1989. pp
145〜]や特開昭61−124127号公報に記載さ
れている。これらによると、イオン注入し、続いてアニ
ールした後に結晶欠陥を含む表面層を除去するため、1
000人〜2000人程度程度5板表面をエツチングし
ている。
第3図は、特開昭61)24127号広報に示されてい
る従来の不純物領域の作成方法を説明する図である。左
図が51基板の断面図、右図がSi基板中の不純物濃度
を示す図である。
まず、同IF(a)に示すように、SiO□Wi、2の
開口部2aを介してsiz板1に砒素(As’)を加速
エネルギー70keVでイオン注入法する。このとき、
文献(Gibbonsその他によるrProjecte
d RangeStatistics  Sem1co
nductors and Re1ated Mate
rials、 2nd edition 、 1(al
stead Press、1975 J 〕に記載のイ
オン注入の平均飛程(Rp)及び標準偏差(ΔRρ)の
データによれば、Rpは約430人となっている。
次いで、同図(b)に示すように、アニールを行い、砒
素(A s ’)粒子を活性化するとともに、より深く
拡散し、不純物領域層4を形成する。
次に、同図(c)に示すように、アニールの際形成され
たSiO□膜1)を除去した後、Si基板1の表面層5
を約1200Å以上エツチング・除去する。
〔発明が解決しようとする課題〕
ところで、この方法によれば、アニール前においては、
イオン注入により導入された結晶欠陥はそのまま残存し
、この結晶欠陥はアニールによってSi基板1内部に拡
散する。従って、注入不純物もこの結晶欠陥に沿って深
く拡散し、厚い不純物領域層4が形成される。更にその
後、結晶欠陥を含む表面N5を除去するため、1200
Å以上Si基板1表面を除去する必要がある。
しかし、第3図(c)に示すように、かなり不純物濃度
の低下したところまでSi基板1を除去することになる
ので、薄い厚さの不純物領域14を形成するため、Rp
をSi基板1表面から数百人のところに形成している場
合、必要な不純物濃度を有する不純物領域層4を残存す
ることができなくなるという問題がある。
これを避けるため、更に商工フルギーのイオン注入を行
い、Rpを深いところに形成することが考えられるが、
結晶欠陥が更に増加し、かつ更に深いところまで存在す
るようになる不都合があり、好ましくない、更に、除去
すべき表面層の厚さが、残存する不純物領域層の厚さと
同程度或いはそれ以上になり、不純物領域層の厚さを精
度よく制御するのが難しくなるという問題がある。
本発明は、かかる従来の問題点に鑑みてなされたもので
、結晶欠陥に起因する′st型不純物の増速拡散を防止
し、かつ必要な不純物濃度を有する、薄い厚さの不純物
領域層を形成することができる半導体装置の製造方法を
提供することを目的とするものである。
〔課題を解決するための手段〕
上記課題は、第1に、半導体基板に導電型不純物粒子を
イオン注入する工程と、前記半導体基板表面に導入され
た導電型不純物粒子が一部残存するように該半導体基板
の表面層を除去する工程と、前記半導体基板を加熱処理
して導入された導電型不純物粒子を活性化又は拡散し、
該活性化又は拡散された導電型不純物粒子を含む不純物
領域層を形成する工程とを有することを特徴とする半導
体装置の製造方法によって解決され、 第2に、第1の発明に記載の導電型不純物粒子としてボ
ロン原子、ボロンを含む分子、リン原子又は砒素原子を
用いることを特徴とする半導体装置の製造方法によって
解決され、 第3に、第1の発明に記載の半導体基板として表面が非
晶質化されている、又は特定の導電型を示さない中性粒
子が表面に導入されている半導体基板を用いることを特
徴とする半導体装置の製造方法によって解決され、 第4に、第1の発明に記載の表面層の除去方法として、
フッ化水素酸(HF)を含むエツチング液によるウェッ
トエツチング法を用いることを特徴とする半導体装置の
製造方法によって解決され、第5に、第1の発明に記載
の表面層として前記半導体基板の表面から深さ方向に導
電型不純物粒子が最大濃度を示す面まで除去することを
特徴とする半導体装置の製造方法によって解決される。
〔作用] 第1の発明の半導体装置の製造方法によれば、導電型不
純物のイオン注入後加熱処理の前に、半導体基板の表面
層を除去しているので、イオン衝撃により表面層に導入
される結晶欠陥をほぼ完全に除去し、これにより、加熱
処理の際導電型不純物粒子の増速拡散を抑制して浅い不
純物領域層を形成することが可能となる。
調査によれば、イオン注入後、導入される結晶欠陥は掻
めて薄い表面層、特に導入された導電型不純物粒子の最
大濃度面から表面側に集中することが判明した。従って
、第5の発明のように、導入された導電型不純物粒子の
最大濃度面から表面側の半導体基板の表面層を除去する
ようにすれば、はとんどの結晶欠陥を除去することがで
きる。
従って、表面層の除去後に加熱処理を行えば、結晶欠陥
による増速拡散を抑制することができるとともに、不純
物濃度の低下をも防止することができる。
また、第3の発明のように、表面が非晶質化されている
、又は特定の導電型を示さない中性粒子が表面に導入さ
れている半導体基板に第1の発明の製造方法を適用すれ
ば、イオン注入される導電型不純物粒子と中性粒子等と
の衝突を増やすことによりチャネリングを防止でき、−
1!浅い不純物領域層を得ることができる。
更に、第4の発明のように、フッ化水素酸(HF)を含
むエツチング液を用いたウェットエンチング法により表
面層を除去することにより、新たな結晶欠陥の導入を防
止することができる。これにより1.−層浅い不純′j
jyJfiM域層を得ることができる。
また、第2の発明のように、導電型不純物粒子としてポ
ロン原子、ポロンを含む分子、リン原子又は砒素原子を
用いることにより、特に半導体基板としての5ijl板
にP型及びn型の浅い不純物領域層を容易に形成するこ
とができる。
〔実施例] 以下、図面を参照しながら本発明の実施例について説明
する。
第1図(a)〜(d)は、本発明の実施例のイオン注入
法を用いた浅い不純物領域層の作成方法について説明す
る図で、左の図は半導体基板の断面図を示し、右の図は
半導体基板中に導入された粒子の濃度分布を示す。
まず、第1図(a)!こ示すようここ、n型、10Ωc
IIlのSi基板6に加速エネルギー40keV、  
ドズ量2.3 XIOlcm−”の条件で、51粒子(
中性粒子)をイオン注入する。これにより、Si’粒子
の濃度分布は平均飛程(Rp)約550人、標準偏差(
ΔRp)約140人のガウス分ti似の分布(文献: 
Gibbonsその他による’Projected R
ange  5tatistics   Sem1co
nductors  and  Re1ated  M
aterials、 2nd edition 、 H
alstead Press、1975 Jに記載のイ
オン注入の平均飛程(Rp)及び標準偏差(ΔRp)の
データに基づく数値)を示し、原理的には、 N(x)=Q/((、/′2 π) ・ΔRp)Xex
p(−(x−Rp )”/(2・ΔRP ”))但り、
N(x) : 8度分布 X;基板表面からの深さ Q:全打ち込み量 の式に従って分布する。
この弐より、上記の条件で厚さ約400人のSi導入層
7が形成されると考えられる。なお、このSi導入層7
は更にドーズ量を増せば非晶質になるが、實絶倒程度の
ドーズ量では非晶質化されていない。
次に、同図(b)に示すように、平均飛程(Rp)がS
1゛ イオンの平均飛程(Rp )とほぼ同しくらいか
少し浅めになるように、加速エネルギー10keV、 
 ドーズ量3 XIO” c m−”ノ条件で、BF、
゛イオンをイオン注入する。これにより、BF、”イオ
ンの濃度分布はRp約100人、ΔRp約230人のガ
ウス分布類似の分布を示し、厚さ約600人(4度I 
XIO”c rrr’に対応するSi基板表面からの深
さ)のイオン注入層8が形成される。
次いで、同図(c)に示すように、混合比率1/ 3 
/ I Oの!(F /1)NO3/C1)3Cool
の(rA合承iからなるエツチング液に60秒浸漬し、
表面からBF。
イオン注入のRpにほぼ等しい約100人までの表面層
9を除去する。これにより、BF、’ イオンのイオン
注入の際のイオン衝撃によりこの表面層9ニこ導入され
た大部分の結晶欠陥が除去される。
また、表面層9の除去手段がウェットエツチングなので
、ドライエツチングの場合と異なり新たな結晶欠陥の導
入を防止することができる。なお、エツチングにより除
去すべき厚さ(はぼRpに等しい)は実験により求めた
ものでもよいし、上記の文献のデータを用いることもで
きる。
次に、同図(d)に示すように、温度800°C時間3
0分の条件で、このSi基板6を加熱処理して8粒子を
活性化するとともに、Sii板6中により深く拡散する
と、深さ約1000人のP型の不純物領域IW10が形
成される。このとき、従来のように結晶欠陥に起因する
増速拡散が生しないので、浅い不純物領域層10を形成
することができる。
第2図は、本願発明者の行った寞験結果で、第1図(c
)に示すように、8粒子のイオン注入後アニール前に表
面層9を約100人除去した試料について、同[a(d
)に示すように、温度800°C時間30分の条件でア
ニールした後の8粒子の濃度分布を示す。また、比較の
ため、表面層9を除去していない試料についても濃度分
布の測定を行った。濃度分布の測定は、よく知られたS
IMS(Secondary Ion Mass 5p
ectroscopy)法により行った。
実験結果によれば、アニール後の全不純物領域層10の
厚さ及び最大不純物濃度は、 表面層9を除去した試料:約960人。
約I XIO”c m−’ 表面N9を除去していない試料:約1510人約2 x
lQ19 c m−’ (なお、上記の厚さは濃度I XIO”cm−3(基準
濃度)に対応するSi基板6表面からのものである。
となり、従って、アニール後に広がった不純物領域層1
0の厚さは、上記の厚さから初期のイオン注入の深さ約
600人を引いて、 表面層9を除去した試料:約360人、表面層9を除去
していない試料:約910人。
となる。
また、透過型電子顕微鏡によるイオン注入後のSi基板
6の表面観察結果によれば、Si基板6に導入された結
晶欠陥は表面からの深さが約100Å以上になると、急
激に減少していることが判明した。
これにより、上記の実験結果はこの観察結果とよく対応
していることがn+qできた。
以上のように、本発明の実施例の不純物領域層10の作
成方法によれば、イオン注入後加熱処理の前に、5ij
Ji6の表面層9を除去しているので、8粒子のイオン
注入の際表面層9に導入された結晶欠陥をほぼ完全に除
去し、これにより、加熱処理の際、8粒子の増速拡散を
抑制することができる。これにより、必要な不純物濃度
を有する浅い不純物領域層10を形成することが可能と
なる。
特に、導入された8粒子の最大濃度面から表面側のsi
g板6の表面層9を除去しているので、最大濃度面から
表面側にほとんどが分布している結晶欠陥を除去するこ
とができる。
また、表面GこSi粒子が導入されているので、表面で
の8粒子とSi粒子との衝突が増し、従って8粒子のチ
ャネリングを防止でき、−層浅い不純物領域層9を得る
ことができる。
更に、フッ化水素酸(HF)を含むエツチング液を用い
たウェットエツチング法により表面層9を除去している
ので、新たな結晶欠陥の導入を防止することができる。
これにより、−層浅い不純物領域層10を得ることがで
きる。
なお、実施例では導電型不純物粒子としてBF。
イオンを用いているが、B原子、リン原子又は砒素原子
を用いることもできる。これにより、特に半導体基板と
してのSi基板にP型及びn型の浅い不純物領域層を容
易に形成することができる。
また、Si基板6の表面を非晶質化し、又はこれに準す
る結晶性にする中性粒子としてSi粒子を用いているが
、Ge粒子を用いることもできる。
(発明の効果j 以上のように、本発明の半導体装置の製造方法によれば
、′y!電型不純物のイオン注入後加熱処理の前に半導
体基板の表面層を除去しているので、表面層の結晶欠陥
をほぼ完全に除去し、浅い不純物領域層を形成すること
が可能となる。
また、表面を非晶質化した、又は表面に中性粒子を導入
した半導体基板に本発明の製造方法を通用すれば、イオ
ン注入される導電型不純物粒子のチャネリングを防止で
き、更に浅い不純物領域層を得ることができる。
更に、フッ化水素酸(HF)を含むエツチング液を用い
たウェットエツチング法により表面層を除去することに
より、新たな結晶欠陥の導入を防止することができ、更
に浅い不純物領域層を得ることができる。
また、導電型不純物粒子としてボロン原子、ポロンを含
む分子、リン原子又は砒素原子を用いることにより、特
に半導体基板としてのSi基板にn型及びn型の浅い不
純物領域層を容易に形成することができる。
【図面の簡単な説明】
第1図は、本発明の実施例の不純物領域層の作成方法に
ついて説明する図、 第2図は、本発明の実施例に係る製造方法によるボロン
の濃度分布比較図、 第3図は、従来例の不純物領域層の作成方法について説
明する図である。 〔符号の説明〕 1・・・Si基板、 2.1)・・・5i(lz膜、 2a・・・開口部、 3.8・・・イオン注入層、 4、lO・・・不純物領域層、 5.9・・・表面層、 6・・・51基板(半導体基板)、 7・・・Si導入層。

Claims (5)

    【特許請求の範囲】
  1. (1)半導体基板に導電型不純物粒子をイオン注入する
    工程と、 前記半導体基板表面に導入された導電型不純物粒子が一
    部残存するように該半導体基板の表面層を除去する工程
    と、 前記半導体基板を加熱処理して導入された導電型不純物
    粒子を活性化又は拡散し、該活性化又は拡散された導電
    型不純物粒子を含む不純物領域層を形成する工程とを有
    することを特徴とする半導体装置の製造方法。
  2. (2)請求項1記載の導電型不純物粒子としてボロン原
    子、ボロンを含む分子、リン原子又は砒素原子を用いる
    ことを特徴とする半導体装置の製造方法。
  3. (3)請求項1記載の半導体基板として表面が非晶質化
    されている、又は特定の導電型を示さない中性粒子が表
    面に導入されている半導体基板を用いることを特徴とす
    る半導体装置の製造方法。
  4. (4)請求項1記載の表面層の除去方法として、フッ化
    水素酸(HF)を含むエッチング液によるウェットエッ
    チング法を用いることを特徴とする半導体装置の製造方
    法。
  5. (5)請求項1記載の表面層として前記半導体基板の表
    面から深さ方向に導電型不純物粒子が最大濃度を示す面
    まで除去することを特徴とする半導体装置の製造方法。
JP22055490A 1990-08-21 1990-08-21 半導体装置の製造方法 Pending JPH04102314A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22055490A JPH04102314A (ja) 1990-08-21 1990-08-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22055490A JPH04102314A (ja) 1990-08-21 1990-08-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04102314A true JPH04102314A (ja) 1992-04-03

Family

ID=16752815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22055490A Pending JPH04102314A (ja) 1990-08-21 1990-08-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04102314A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414917A (en) * 1992-10-19 1995-05-16 Murata Manufacturing Co., Ltd. Method of manufacturing piezoelectric resonator chips
US20080235927A1 (en) * 2007-03-28 2008-10-02 Masanori Tsuruko Method for producing piezoelectric actuator
US20120284979A1 (en) * 2008-08-27 2012-11-15 Murata Manufacturing Co., Ltd. Electronic component and method for manufacturing electronic component

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414917A (en) * 1992-10-19 1995-05-16 Murata Manufacturing Co., Ltd. Method of manufacturing piezoelectric resonator chips
US20080235927A1 (en) * 2007-03-28 2008-10-02 Masanori Tsuruko Method for producing piezoelectric actuator
US9186898B2 (en) * 2007-03-28 2015-11-17 Brother Kogyo Kabushiki Kaisha Method for producing piezoelectric actuator
US20120284979A1 (en) * 2008-08-27 2012-11-15 Murata Manufacturing Co., Ltd. Electronic component and method for manufacturing electronic component
US9015914B2 (en) * 2008-08-27 2015-04-28 Murata Manufacturing Co., Ltd. Method for manufacturing electronic component

Similar Documents

Publication Publication Date Title
JPH01125935A (ja) 半導体装置の製造方法
JPS5821419B2 (ja) 格子欠陥除去方法
TW507298B (en) Method of manufacturing semiconductor device having shallow junction
US4386968A (en) Method of making semiconductor device structures by means of ion implantation under a partial pressure of oxygen
US4406710A (en) Mask-saving technique for forming CMOS source/drain regions
JPH04102314A (ja) 半導体装置の製造方法
JPS63299328A (ja) 不純物導入方法
JP2748326B2 (ja) イオン注入方法
KR100212010B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR970007825B1 (ko) 실리콘 기판에의 얕은 접합층 형성방법
JP3371600B2 (ja) Misトランジスタの製造方法
JPH03265131A (ja) 半導体装置の製造方法
JP2868796B2 (ja) 半導体装置の製造方法
JPS63307724A (ja) 半導体集積回路の製造方法
JPS61124127A (ja) 半導体装置の製造方法
JPH11145146A (ja) 半導体基板及びその製造方法
JPH01245519A (ja) 半導体装置の製造方法
JPH0316232A (ja) 電荷結合素子の製造方法
JPH01232718A (ja) 半導体装置の製造方法
JPH01246825A (ja) 半導体装置の製造方法
JPS60177621A (ja) 半導体素子の製法
JPH02230752A (ja) 半導体装置の製造方法
JPH05152227A (ja) 拡散領域形成手段を改良した半導体装置の製造方法
JPH023915A (ja) 半導体装置の製造方法
JPS6057619A (ja) 半導体装置の製造方法