JPH04100136A - ディジタルスイッチ回路 - Google Patents
ディジタルスイッチ回路Info
- Publication number
- JPH04100136A JPH04100136A JP2215876A JP21587690A JPH04100136A JP H04100136 A JPH04100136 A JP H04100136A JP 2215876 A JP2215876 A JP 2215876A JP 21587690 A JP21587690 A JP 21587690A JP H04100136 A JPH04100136 A JP H04100136A
- Authority
- JP
- Japan
- Prior art keywords
- digital switch
- value
- decrement
- increment
- change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野1
本発明は、パラメータ等の設定に使用されるディジタル
スイッチと、該ディジタルスイッチの値を読み込みマイ
コン等からなるディジタルスイッチ回路に関する。
スイッチと、該ディジタルスイッチの値を読み込みマイ
コン等からなるディジタルスイッチ回路に関する。
第3図はマイコンシステムにおいて、複数のディジタル
スイッチの値をマトリックス入力回路を用いて読み込む
ディジタルスイッチ回路の従来例のブロック図である。
スイッチの値をマトリックス入力回路を用いて読み込む
ディジタルスイッチ回路の従来例のブロック図である。
このディジタルスイッチ回路は、デコート回路15より
個々のディジタルスイッチ14 I〜148のセレクト
信号を時分割して出力し、選択されたディジタルスイッ
チの値をバッファ12とデータバス13を介してCPU
IIが読み込むものである。CPUIIはワンスキャン
で、必要な桁数分、この場合8桁分のディジタルスイッ
チ141〜148の値を読み込む。
個々のディジタルスイッチ14 I〜148のセレクト
信号を時分割して出力し、選択されたディジタルスイッ
チの値をバッファ12とデータバス13を介してCPU
IIが読み込むものである。CPUIIはワンスキャン
で、必要な桁数分、この場合8桁分のディジタルスイッ
チ141〜148の値を読み込む。
[発明が解決しようとする課題]
上述した従来のディジタルスイッチ回路は、システムで
必要な桁数分のディジタルスイッチが必要なため、桁数
が多くなればなるほど、ディジタルスイッチが多数必要
になり、また、デコード回路も矢きくなるので、部品点
数が増え、全体の回路が大きなものになってしまうとい
う欠点があった。
必要な桁数分のディジタルスイッチが必要なため、桁数
が多くなればなるほど、ディジタルスイッチが多数必要
になり、また、デコード回路も矢きくなるので、部品点
数が増え、全体の回路が大きなものになってしまうとい
う欠点があった。
本発明の目的は、上記の問題点を解決し、桁数のいかん
にかかわらず、ディジタルスイッチが1個だけで済み、
またこのため、デコード回路も必要としないディジタル
スイッチ回路を提供することである。
にかかわらず、ディジタルスイッチが1個だけで済み、
またこのため、デコード回路も必要としないディジタル
スイッチ回路を提供することである。
本発明のディジタルスイッチ回路は、1個のディジタル
スイッチと、該ディジタルスイッチの値をその設定時常
時スキャンニングし、該僅の変化の方向がインクリメン
ト方向かディクリメント方向かを判別し、該方向がイン
クリメント方向からディクリメント方向、ディクリメン
ト方向からインクリメント方向の少なくとも一方の方向
に変化したとき該変化の直前のディジタルスイッチの値
を該ディジタルスイッチで設定される数の1桁の値とし
て読み込むCPUとを有する。
スイッチと、該ディジタルスイッチの値をその設定時常
時スキャンニングし、該僅の変化の方向がインクリメン
ト方向かディクリメント方向かを判別し、該方向がイン
クリメント方向からディクリメント方向、ディクリメン
ト方向からインクリメント方向の少なくとも一方の方向
に変化したとき該変化の直前のディジタルスイッチの値
を該ディジタルスイッチで設定される数の1桁の値とし
て読み込むCPUとを有する。
(作 用〕
したがって、部品点数の大幅な削減が実現でき、また、
システムの小型化が可能となる。
システムの小型化が可能となる。
なお、特開昭62−82417号の「スイッチ検出回路
」は複数のDIPスイッチに対してバッファが1つでよ
く、そしてDIPスイッチの状態が変化していないか常
時DIPスイッチを監視し、変化を検出すると割込み信
号を発生してDIPスイッチの再読取りを行うものであ
る。これに対して、本発明は、ディジタルスイッチのス
キャンニングはスイッチ設定時だけであり、また、1個
のディジタルスイッチで複数桁のディジタルスイッチを
代用している点で特開昭62−82417号とは異なっ
ている。
」は複数のDIPスイッチに対してバッファが1つでよ
く、そしてDIPスイッチの状態が変化していないか常
時DIPスイッチを監視し、変化を検出すると割込み信
号を発生してDIPスイッチの再読取りを行うものであ
る。これに対して、本発明は、ディジタルスイッチのス
キャンニングはスイッチ設定時だけであり、また、1個
のディジタルスイッチで複数桁のディジタルスイッチを
代用している点で特開昭62−82417号とは異なっ
ている。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の一実施例を示すディジタルスイッチ回
路のブロック図、第2図はそのタイミング図である。
路のブロック図、第2図はそのタイミング図である。
本実施例のディジタルスイッチ回路は、1個のディジタ
ルスイッチ4と、データバス3と、バッファ2と、CP
UIで構成されている。
ルスイッチ4と、データバス3と、バッファ2と、CP
UIで構成されている。
CPUIは、バッファ2とデータバス3を介してディジ
タルスイッチ4の値をその設定時常時スキャンニングし
、該僅の変化の方向がインクリメント方向かディクリメ
ント方向かを判別し、該方向がインクリメント方向から
ディクリメント方向およびディクリメント方向からイン
クリメント方向に変化したとき該変化の直前のディジタ
ルスイッチ4の値を該ディジタルスイッチ4で設定され
る1桁の値として読み込む。
タルスイッチ4の値をその設定時常時スキャンニングし
、該僅の変化の方向がインクリメント方向かディクリメ
ント方向かを判別し、該方向がインクリメント方向から
ディクリメント方向およびディクリメント方向からイン
クリメント方向に変化したとき該変化の直前のディジタ
ルスイッチ4の値を該ディジタルスイッチ4で設定され
る1桁の値として読み込む。
次に、本実施例の動作を説明する。
初期状態でディジタルスイッチ4の値はOとする。この
状態からディジタルスイッチ4が動かされ値がo −1
−2−3−4−5−6と変化していく。この間CPU1
はデータバス3、バッファ2を介してディジタルスイッ
チ4の値をクロック間隔でスキャンニングしている。そ
して、この間ディジタルスイッチ4の値の変化の方向は
インクリメント方向で変化していないので、CPtJl
はディジタルスイッチ4には何も設定されていないと判
断する。この後、ディジタルスイッチ4の値が5−4−
3−・・・とディクリメント方向に変化したとすると、
この変化の直前の値「6」をcPUは1桁の数値と判断
する。以下、rFJ「2」で変化の方向がディクリメン
ト方向からインクリメント方向、インクリメント方向か
らディクリメント方向に変化したので、その直前の値r
Ej、r3Jがそれぞれ2番目、3番目の桁の値として
CP−Ulに読み込まれる。
状態からディジタルスイッチ4が動かされ値がo −1
−2−3−4−5−6と変化していく。この間CPU1
はデータバス3、バッファ2を介してディジタルスイッ
チ4の値をクロック間隔でスキャンニングしている。そ
して、この間ディジタルスイッチ4の値の変化の方向は
インクリメント方向で変化していないので、CPtJl
はディジタルスイッチ4には何も設定されていないと判
断する。この後、ディジタルスイッチ4の値が5−4−
3−・・・とディクリメント方向に変化したとすると、
この変化の直前の値「6」をcPUは1桁の数値と判断
する。以下、rFJ「2」で変化の方向がディクリメン
ト方向からインクリメント方向、インクリメント方向か
らディクリメント方向に変化したので、その直前の値r
Ej、r3Jがそれぞれ2番目、3番目の桁の値として
CP−Ulに読み込まれる。
なお、最初の桁(1桁目)の判別は、スキャンニング値
が同方向へ2回り以上変化した後、最初に方向が変化し
たときの値を1桁目とするというように定めればよい。
が同方向へ2回り以上変化した後、最初に方向が変化し
たときの値を1桁目とするというように定めればよい。
スキャンニング値が例えば12 ・・・ EF、1,2
. ・・・1EF、1.F、Eと変化したときは「1
」を1桁目とする。また、最後の桁も同方向へ2回り以
上とすると定めてもよい。あるいは最初から桁数なCP
U 1にセットしておいてもよい。また、変化の方向が
インクリメント方向からディクリメント方向あるいはデ
ィクリメント方向からインクリメント方向のいずれか一
方の場合の変化の直前のスキャンニング値を読み込むよ
うにしてもよい。
. ・・・1EF、1.F、Eと変化したときは「1
」を1桁目とする。また、最後の桁も同方向へ2回り以
上とすると定めてもよい。あるいは最初から桁数なCP
U 1にセットしておいてもよい。また、変化の方向が
インクリメント方向からディクリメント方向あるいはデ
ィクリメント方向からインクリメント方向のいずれか一
方の場合の変化の直前のスキャンニング値を読み込むよ
うにしてもよい。
以上のようにして、全桁の設定が可能であり、設定する
手間も従来の方法に比べ、それほど面倒にはならない。
手間も従来の方法に比べ、それほど面倒にはならない。
[発明の効果]
以上説明したように本発明は、ディジタルスイッチを1
個とし、そのスキャンニング値の変化方向が変化したと
きの直前のスキャンニング値を設定される数の1桁の数
として読み込むことにより、部品点数の大幅な削減が可
能となるため、システムの低コスト化、小型化等の効果
がある。
個とし、そのスキャンニング値の変化方向が変化したと
きの直前のスキャンニング値を設定される数の1桁の数
として読み込むことにより、部品点数の大幅な削減が可
能となるため、システムの低コスト化、小型化等の効果
がある。
第1図は本発明の一実施例を示すディジタルスイッチ回
路のブロック図、第2図はそのタイミング図、第3図は
ディジタルスイッチ回路の従来例のブロック図である。 1・・・CPU、 2・・・バッファ、3・・・
データバス、 4・・・ディジタルスイッチ。
路のブロック図、第2図はそのタイミング図、第3図は
ディジタルスイッチ回路の従来例のブロック図である。 1・・・CPU、 2・・・バッファ、3・・・
データバス、 4・・・ディジタルスイッチ。
Claims (1)
- 1、1個のディジタルスイッチと、該ディジタルスイッ
チの値をその設定時常時スキャンニングし、該値の変化
の方向がインクリメント方向かディクリメント方向かを
判別し、該方向がインクリメント方向からディクリメン
ト方向、ディクリメント方向からインクリメント方向の
少なくとも一方の方向に変化したとき該変化の直前のデ
ィジタルスイッチの値を該ディジタルスイッチで設定さ
れる数の1桁の値として読み込むCPUとを有するディ
ジタルスイッチ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2215876A JPH04100136A (ja) | 1990-08-17 | 1990-08-17 | ディジタルスイッチ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2215876A JPH04100136A (ja) | 1990-08-17 | 1990-08-17 | ディジタルスイッチ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04100136A true JPH04100136A (ja) | 1992-04-02 |
Family
ID=16679724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2215876A Pending JPH04100136A (ja) | 1990-08-17 | 1990-08-17 | ディジタルスイッチ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04100136A (ja) |
-
1990
- 1990-08-17 JP JP2215876A patent/JPH04100136A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20030193593A1 (en) | X-y addressable CMOS APS with compact pixel pitch | |
US6332152B1 (en) | Arithmetic unit and data processing unit | |
EP0401763B1 (en) | Timing signal generating system | |
JPH04100136A (ja) | ディジタルスイッチ回路 | |
JPH03192392A (ja) | 映像信号出力装置 | |
US5479165A (en) | Two-dimensional coding apparatus | |
JPS55112685A (en) | Picture input unit | |
KR920000577B1 (ko) | 다중화면의 수평분할 처리회로 | |
JPH1098458A (ja) | シンクワード検出回路 | |
JPH0769956B2 (ja) | 画像入力装置 | |
JPS6089169A (ja) | 画像情報縮小処理方法 | |
KR910007394B1 (ko) | 다중화면 발생장치의 메모리 기록용 로우 어드레스 발생회로 | |
JPH06205323A (ja) | ビデオ信号処理回路 | |
JPH06325196A (ja) | バーコード読み取り装置 | |
JPS6288031A (ja) | レジスタフアイル方式 | |
JPH0758504B2 (ja) | 画像入力装置 | |
US6067630A (en) | Signal processor | |
JPH0511330B2 (ja) | ||
JP2000311027A (ja) | 割込み処理回路 | |
JPH1138045A (ja) | デジタルオシロスコープ | |
JPS61102895A (ja) | メモリ制御回路 | |
JPH0636028A (ja) | ヒストグラム作成装置 | |
JPS58165832A (ja) | 多段フオ−カス形超音波断層装置の感度差補正方式 | |
JPH0537360A (ja) | 計数装置 | |
JPH0690607B2 (ja) | ビデオメモリシステム |