JPH0399552A

JPH0399552A - パーソナルコンピュータによるｉｓｄｎプロトコルモニタのためのアダプタ

Info

Publication number: JPH0399552A
Application number: JP1236181A
Authority: JP
Inventors: Masami Higuchi; 樋口　雅美
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1989-09-12
Filing date: 1989-09-12
Publication date: 1991-04-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、パーソナルコンピュータやオシロスコープ等
でｒｓＤＮのプロトコルをモニタするために、ＩＳＤＮ
のバス配線上のビット列から必要な信号やタイミングを
抽出し、それらのパーソナルコンピュータ等へ送出する
アダプタに関するものである。

［従来の技術］近年、通信量の増大、端末の多様化１通信網のディジタ
ル化といった背景から、サービスの向上とコストの低減
等を目的として、ディジタル交換機とディジタル伝送路
により構成された一つの通信網により、電話、ファクシ
ミリ、画像など異なる複数の通信サービスを提供する総
合サービスディジタル網（ＩＳＤＮ）が提案されている
。このＩ　ＳＤＮは、多様な端末種類を収容可能にプロ
トコル（通信規約）が定められおり、保守運用をはじめ
として、そのプロトコルをモニタすることが必要不可決
である。ＩＳＤＮのプロトコルのモニタは、バス配線上
のビット列をモニタすることで行うが、従来のＩ　ＳＤ
Ｎのプロトコルモニタとしては、プロトコルアナライザ
等の測定器が数多く存在するものの、柔軟性に富み用途
幅の広いパーソナルコンピュータを使用するアダプタ形
式のモニタはなかった。

［発明が解決しようとする課題］しかしながら、上記従来の技術におけるプロトコルアナ
ライザ等のプロトコルモニタ手段では、柔軟性に欠け、
用途幅が限られる問題点があった。

例えば、Ｉ　ＳＤＮではｌフレームに複数チャネル（Ｂ
ｌチャネル、Ｂｙヂャネル、Ｄチャネル）が用意されて
いるが、これらの有無が一目で確認できる表示機能を持
つものはなく、また、ＩＳＤＮのバス配線上の特定チャ
ネルのビットを注出したり、信号の測定のタイミングを
供給したりできるものもなかった。

本発明は、上記問題点を解決するために創案されたもの
で、柔軟性に富み用途幅が広く、多彩なサービスを安価
に実現可能にするパーソナルコンピュータによるＩ　Ｓ
ＤＮプロトコルモニタのためのアダプタを提供すること
を目的とする。

［課題を解決するための手段］上記の目的を達成するための本発明のパーソナルコンピ
ュータによるＩＩ　Ｓ　Ｄ　Ｎプロトコルモニタのため
のアダプタの構成は、ＴＳＤＮのバス配線上の信号をモニタするパーソナルコ
ンピュータが処理・表示を行うためのチャネルの信号を
取り出し該パーソナルコンピュータへ送出する手段と、」―記ヂャネルの信号の有無を判断して表示を行う手段
と、信号測定器用の端子を有し上記バス配線上の信号および
該信号の測定タイミングを供給する手段とを具備するこ
とを特徴とする。

［作用］本発明は、パーソナルコンピュータにＩ　ＳＤＮバス配
線上のチャネルの信号を供給して、プロトコルモニタを
安価に構成できるようにするとともに、パーソナルコン
ピュータの持つ柔軟性により多彩なサービスを可能にす
る。また、チャネルの信号の有無を表示することにより
、利便性を向上さけるとともに、オシロスコープ等の信
号測定器に対しバス配線上の信号の測定タイミングを供
給することにより、それらの信号の測定を容易にして利
便性を向上さ仕る。

［実施例］以下、本発明の実施例を図面に基づいて詳細に説明する
。

第１図は本発明の一実施例を示すブロック図である。以
下の説明にあたって、ＩＳＤＮ網はｌＮ５６４　（ＩＳ
ＤＮ基本インターフェイス６４にビット）を例とする。

ｌはＩ　ＳＤＮユーザー網インターフェイス用の加入者
線終端装置（以下ＤＳＵ（ディジタル　サービス　ユニ
ット）と記す）であり、２はＤＳＵＩに接続したバス配
線、３．・・・はバス配線２への接続用のローゼットで
ある。本実施例のアダプタ４は、ローゼット３からコー
ドで接続する。上記のバス配線２は、送信用のＴ線と受
信用のＲ線とから成り、回路の端末装置から送信される
信号あるいはその端末装置で受信される信号は、フレー
ムを単位とし、そのフレームには８ビツト構成の２つの
チャネルＢ＋、Ｂ＊と制御用のＤチャネルが用意されて
いる。

次にアダプタ４の構成を説明する。５丁、５Ｒはバス配
線２上の信号を取り出すＴ線、Ｒ線のモニタ部、６Ｔ、
６Ｒはタイミング判定用の′ｒ線、Ｒ線のクロック発生
部、７’ｒ、７ＲはＴ線、Ｒ線のフレーミングビット検
出部、８Ｔ、８ＲはＴ線、Ｒ線のＤチャネルのビットを
注出するＤビット抽１七部、９Ｔ　９ＲはＴ線、Ｒ線の
Ｂ１チャネル、Ｂｔチャネルのビットを抽出して表示駆
動を行うＢビット抽出・Ｌ　Ｅ　Ｄ駆動部、ＩＯＴ、Ｉ
ＯＲはＢビット抽出・ＬＥＤ駆動部９Ｔ、９．１で駆動
されるＴ線、Ｒ線のＬ　Ｅ　Ｄ表示部、！１Ｔ、１１□
はＴ線、Ｒ線のオンロスコープ接続用端子、１２□、１
２ｎはＴ線、Ｒ線のパーソナルコンピュータ（以下パソ
コンと略記する）用Ｄビット端子である。以下、各部の
回路（１ｖ１成を説明するが、Ｔ線側の各部とＲ線側の
各部とは同一構成であるので、主としてＴ線側の場合を
例に述べＲ線側については省略する。Ｒ線側の各部は、
Ｔ線側の各部説明における記号中のＴをＲと読み替えれ
ば良い。なお、説明文中においてＲ線側の例を（）書き
で記す。

第２図はＴ線（Ｒ線）モニタ部５Ｔ（５Ｒ）の回路図で
あり、モニタ部５Ｔ（５Ｒ）は、二次側に中点タップを
存する通信用のトランス２１と差動増幅器２２．２３と
、抵抗ｎｌ、Ｒ＊、Ｒｓ、Ｒ−，Ｒｓ。

Ｒｅ、Ｒｙと、ダイオードＤ　＋　、　Ｄ　ｔと、波形
整形器２４．２５などで構成する。トランス２Ｉの一次
側はＴ線（Ｒ線）を構成する２線Ｔ　Ａ、　Ｔ　ａ　（
ＲＡ。

ＲＢ）へ接続し、二次側は一端を抵抗Ｒ１を通して差動
増幅器２２の反転入力端子（−）へ、他端を抵抗Ｒ１を
通して差動増幅器２２の反転入力端子（−）へ接続する
。差動増幅器２２は、さらに抵抗Ｒ３を通して上記反転
入力端子（−）を自己の出力へ接続し、非反転入力端子
（＋）をアースラインに接続して、反転増幅器を形成す
る。同様に、差動増幅器２３は抵抗Ｒ４を通して上記反
転入力端子（−）を１己の出力へ接続し、非反転入力端
子（＋）をアースラインに接続して反転増幅器を形成す
る。各差動増幅器２２．゛２３の出力は、それぞれ抵抗
Ｒｓ、Ｒｓを通して波形整形器２４．２５の入力に接続
し、そのそれぞれの入力にはアノードをアースラインに
接続したダイオードＤｌ。

Ｄ、のカソードを接続する。差動増幅器２２の出力は、
抵抗Ｒ７全−通してＴ線（Ｒ線）オシロスコープ接続用
端子１１Ｔ（’１１＋１）に接続する。

上記の構成において、トランス２１はバス配線上の信号
を高インピーダンスで取り出し、２っ゛の差動増幅器２
２．２３で互いに逆相の信号を増幅し、増幅した信号の
一側をダイオードＤｔ、Ｄ＊でカットして波形成形ｉＬ
’４２４．２５で波形を整形し、Ｔ線（Ｒ線）における
一方の極性側の信号Ｔ＋　（Ｒ＋）とそれと反対の極性
側の信号Ｔ−（Ｒ−）を得る。

第３図はＴ線（Ｒ線）クロック発生部６Ｔ（６Ｒ）の回
路図であり、クロック発生部６〒（６Ｒ）は、ＮＡＮｐ
回路３１，３２．３３と、ＪＫフリップフロップ３４と
、２Ｓ分周回路３５と、波形整形器３６と、６．Ｉ４４
Ｍｌ−１ｚの水晶振動子３７などで構成する。モニタ部
５丁（５Ｒ）からの出力Ｔ＋（Ｒ＋）はＮＡＮＤ回路３
１の一方の入力に接続し、その出力はＮＡＮＤ回路３２
を介してＪＫフリップフロップ３４のＪ入力に接続する
とともに、分周回路３５のクリア端子ＣＬに接続する。

また、信号Ｔ＋　（Ｒ＋）は、ＮＡＮＤ回路３３を介し
てＪＫフリップフロップ３４のに入力に接続し、ＪＫフ
リップフロップの負論理出力Ｑは、重連のＮＡＮＤ回路
３１の他方の入力に接続する。水晶振動子３７を含む発
振回路の出力は波形整形器３６で波形整形し、分周回路
３５およびＪＫフリップフロップ３４のクロック入力端
子ＣＫに接続する。

分周回路３５は、５ビツトのバイナリカウンタで構成し
、その５ビツト目のカウント出力Ｑ５からＴ線（Ｒ線）
クロー７りＴ　ｃｌｏｃｋ　（Ｒｃｌｏｃｋ）信号を得
る。

上記の構成において、フリップフロップ３４は信号Ｔ＋
　（Ｒ＋）の立ち上がりを６．１４４ＭＨｚのタイミン
グでとらえ、分周回路３５をクリアして６，１４４ＭＨ
ｚの発振出力を２５分周することにより、Ｔ　ｃｌｏｃ
ｋ　（Ｒｃｌｏｃｋ）に対し信号Ｔ十（Ｒ＋）に同期の
とれた１９２ＫＨｚのクロック信号を供給する。

第４図はＴ線（Ｒ線）フレーミングピット検出部７Ｔ（
７ｎ）の回路図であり、フレーミングビット検出部７ア
（７ｎ）は、インバータ４１．４２と、Ｄフリップフロ
ップ、ｉ３，４４．４５と、ＮＡＮＤ回路４６と、ＡＮ
Ｄ回路４７などで構成する。

Ｄフリップフロップ４３のＤ入力にはモニタ部５、（５
ｎ）の出ツノ信号Ｔ＋　（Ｒ＋）を接続し、Ｄフリップ
フロップ４４のＤ入力には同じく出力信号’ｒ−（Ｒ−
）を接続する。各Ｄフリップフロップ４３．４４のクロ
ック入力端子ＣＫにはインバータ４１を介してりｏ−７
り信号Ｔ　ｃｌｏｃｋ　（Ｒｃｌｏｃｋ）を接続する。

このインバータ４■を通したクロック信号Ｔ　ｃｌｏｃ
ｋ　（Ｒｃｌｏｃｋ）とＤフリップフＯツブ４３の出力
ＱはＮＡＮＤ回路４６の各入力に接続し、その出力はＤ
フリップフロップ４５のクロック入力端子ＣＫとインバ
ータ４２の入力へ接続する。Ｄフリップフロップ４４の
出力Ｑは、Ｄフリップフロップ４５のクリア端子ＯＬに
接続する。

インバータ４２の出力とＤフリップフロップ４５の出力
Ｑは、ＡＮＤ回路４７の各入力に接続し、その出力より
Ｔ線（Ｒ線）フレーミングビットの検出出力を得る。こ
のフレーミングビットはオシロスコープ接続用端子１１
Ｔ（１１，）と以下の各部へ供給する。

上記の構成において、モニタ部５Ｔ（５Ｒ）の出力信号
Ｔ＋、Ｔ−（Ｒ＋、Ｒ−）は、それぞれ交互な波形であ
るが、フレーミングビットだけＴ十（Ｒ＋）が連続する
。そこで、これをＤフリップフロップ４３においてクロ
ック信号Ｔ　ｃｌｏｃｋ　（Ｒｃｌｏｃｋ）でとらえ、
その出力ＱをＮＡＮＤＡＮＤ回路４６Ｔｃ１ｏｃｋに同
期させてＤフリップフロップ４５に入力し、ＡＮＤ回路
４７でこのＤフリップフロップ４５の出力ＱとＮＡＮＤ
ＡＮＤ回路反転比ノコのＡＮＤをとって、フレーミング
ビットを検出する。フリップフロップ４４は、信号Ｔ−
（ＩＮ−）が発生したことを検出し、フリップフロップ
４５をクリアすることで交互の波形であることを示し、
Ｔ＋　（Ｒ＋）の連続を監視する。

第５図はＴ線（Ｒ線）Ｂビット抽出・ＬＥＤ駆動部の回
路図であり、Ｂビット抽出部分は、クロックカウンタ５
Ｉと、ｎＳフリップフロップ５２５３　５４　５５と、
インバータ５６と、ＡＮＤ回路５７．５８と、Ｄフリッ
プフロップ６０．６１とで（１１４成し、ＬＥＤ（発光
グイオード）駆動部分は、バッファトライバ６２．６３
と、インバートドライバ６４とで構成する。

１３ビット抽出部分において、クロックカウンタ５１は
、クロック入力端子ＣＫにクロック信号Ｔｃ１ｏｃｋ　
（Ｒｃｌｏｃｋ）を接続し、クリア端子ＣＬに前述の′
ｌ′線（Ｒ線）フレーミングビットを接続して、そのフ
レームのＢチャネルのビット列のタイミング信号１３１
−、、ｒ３　、、、Ｂ　ｔ、□１．Ｂ！−＊を作成する
。Ｂ、信号は１３．チャネルの２ビツト目のタイミング
信号を示し、以下同様に、Ｉ３１−Ｎ信号はＢ、チャネ
ルの８ビツト目、Ｂ！−７信号はＢ、チャネルの２ビツ
ト目、Ｂ！−８信号はＢ、チャネルの８ビツト目を示ず
。ＩＬ−ｙ信号はＲｓフリップフロップ５２のプリセッ
ト端子ＰＩ”ｔへ、Ｂ　；−１１信号はそのクリア端子
ＣＬへ接続し、その出力ＱにＢＩヂャネルの２ビツト目
から８ビツト目までの期間を示す信号を得る。同様に、
Ｂ　ｔ−ｚ信号はＲｓフリップフロップ５３のプリセッ
ト端子ＰＲへ、Ｂ！−８信号はそのクリア端子ＣＬへ接
続して、その出力ＱにＢ、チャネルの２ビツト目から８
ビツト目までの期間を示す信号を得る。これらのＢ、、
Ｂ、チャネルの期間を示す信号はＡＮＤ回路５７．５８
のそれぞれの一方の入力に接続し、その他方の人力には
後記のＴ線（Ｒ線）シリアルデータをインバータ５６で
反転して接続する。各ＡＮＤ回路５７，５８の出力Ｑは
ＲＳフリップフロップ５４．５５のそれぞれのプリセッ
ト端子Ｐｒ（に接続し、そのクリア端子ＯＬにはＡＮＤ
回路５９で作成したＴ線（Ｒ線）フレーミングビットと
クロック信号Ｔｃ１ｏｃｋ　（Ｒｃｌｏｃｋ）のＡ　Ｎ
　Ｉ）信号を接続する。ＲＳフリップフロップ５４．５
５の出力Ｑは、それぞれＤフリップフロップ６０６１の
各り入力端子へ接続し、そのクロック端子ＧＫにはＴ線
（Ｒ線）フレーミングビットを接続する。

ＬＥＤ駆動部分において、ドライバ６２はＲｓ”７　Ｉ
Ｉ　−ｒ　フ７ｎ　−ｒ　フｇ　ｎ　ノ由力ｎ木入力１
７ｍ１ｒ６のＴ線（Ｒ線）ＬＥＤ表示部１０Ｔ（１０＋
ｔ）のｒ　ｉ３　、　ＪＬＥＤを駆動し、以下同様にド
ライバ６３はＲＳフリップフロップ６Ｉの出力Ｑを接続
してｒＩ３ｔＪＬ　Ｅ　Ｄを駆動し、ドライバ６４は後
記の′ｒ線（Ｒ線）Ｄヂャネルデータを人力してｒＤＪ
　ＬＥＤを駆動する。

上記の構成において、Ｒｓフリップフロップ５２は、Ｂ
、チャネルの２ビツト目から８ビツト目までの期間を示
す信号を作成し、Ｒｓフリップフロップ５３はＢ、チャ
ネルの２ビツト目から８ビツト目までの期間を示す信号
を作成し、ＡＮＤ回路５７．５８によりその期間のＥ、
、Ｆ３．チャネルのビットの有無を判断する。そのビッ
ト有無の状態はＲＳフリップフロップ５４，５５１こ保
［与され、Ｄフリップフロップ６０．６１で次のフレー
ミングビットから１フレームの時間保持される。上記に
おいて、ビット有無の状態がＤフリップフロップ６０．
．６１に保持された後、ＲＳフリップフロップ５４．５
５はＡＮＤ回路５９でクリアされる。

」二足Ｄフリップフロップ６．０．６１の保持状態は、
ＬＥＤ表示部（Ｉ　Ｏ？、　１０Ｒ）に表示される。

第６図はＴ線（Ｒ線）Ｄビット抽出部９Ｔ（９Ｒ）の回
路図であり、Ｄビット抽出部９Ｔ（９Ｒ）は、クロック
カウンタ７１と、ＯＲ回路７２と、ＮＯＲ回路７３と、
Ｄフリップフロップ７４と−１−Ｉ　ＤＬＣフィルタ一
部７５と、シリアルノ（ラレル変換部７６と、データラ
ッチ部７７と、クロック８ビツトカウンタ部７８とで構
成する。クロックカウンタ７１は、クロック端子ＯＫに
クロック信号Ｔｃ１ｏｃｋ　（Ｒｃｌｏｃｋ）を接続し
、クリア端子にＴ線（Ｒ線）フレーミングビットを接続
して、Ｔ線（Ｒ線）フレーミングピットからのクロック
信号’Ｊ’（：１ｏｃｋ（Ｒｃｌｏｃｋ）をカウントす
ることにより、Ｄチャネルの抽出タイミングを示すＤチ
ャネルシクロツク信号を作成する。Ｄフリップフロップ
７４（よ、そのＤチャネルクロック信号をＯＲ回路７２
でＯＲをとりクロック入力端子ＯＫに接続し、一方、Ｎ
ＯＲ回路７３でモニタ部５↑（５８）の出力信号Ｔ＋（
Ｒ＋）およびＴ−（Ｒ−）のＯＲ出力を反転した信号を
Ｄ入力端子へ接続し、出力Ｑに前述のＴ線（Ｒ線）シリ
アルデータを得るとともに、そのシリアルデータをｌ−
Ｉ　Ｄ　Ｌ　Ｃフィルタ一部７５へ送出する。このＩｆ
　Ｄ　Ｌ　Ｃフィルタ一部７５には、ＯＲ回路・７２の
Ｄチャネルクロック信号を入力する。

１（Ｄ　Ｌ　Ｃフィルタ一部７５はＨＤＬＣ（ハイレベ
ルデータリンク制御手順）による処理を行ってＤチャネ
ルシリアルデータを取り出し、シリアルパラレル変換部
７６のＤ入力端子へ接続するとともに前述のＬＥＤ駆動
部分のドライバー６４へ入力する。ＨＤ　Ｌ　Ｃフィル
タ一部７５からは、Ｄチャネルシリアルデータの出力タ
イミングを示すクロック信号も送出され、そのクロック
信号は、シリアルパラレル変換部７６のクロック入力端
子ＣＫとクロック８ビツトカウンタ部７８に入力する。

クロック８ビツトカウンタ部７Ｂは、そのクロック信号
をカウントしてシリアルパラレル変換の終了タイミング
を示すバッファフル信号を作成する。

シリアルパラレル変換部７６で変換された８ビツトパラ
レルのデータビットｐ、−ｐｍは、データラッチ部７７
でクロック８ビツトカウンタ部のＴ線（Ｒ１）バッファ
フル信号でラッチする。こうしてラッチされたＴ線（Ｒ
線）のデータビットＤ１〜Ｄ、は、Ｔ線（Ｒ線）バッフ
ァフル信号とともに、ＩＳＤＮのバス配線上の信号をモ
ニタするノくソコン用のＤビット端子１２．（１２Ｒ）
　（第１図）へ出力する。

上記の゛構成において、グロックカウンタ７１はＤチャ
ネルのクロックを抽出し、ＮＯＲ回路７３で合成された
データからＤチャネルのデータをＤフリップフロップ７
４が抽出し、ＨＤＬＣフィルタ一部７５はＩ（Ｄ　Ｌ　
Ｃ処理を行い、そのＤチャネルのデータの中からレイヤ
２のフォーマットにしたデータ（Ｄチャネルシリアルデ
ータ）を取り出す。このようにして得られたＤチャネル
シリアルデータは、シリアルパラレル変換部７６で７（
ラレルデータＰ　＋　”−Ｐ　ａに変換され、データラ
ッチ部７７でクロック８ビツトカウンタ部７８からの８
ビツトＴ線（Ｒ線）バッファフル信号で８ビットデータ
Ｄ１〜Ｄ、としてラッチされ、７クソコンヘ出力される
。

なお、以上において、例えば、Ｄヂャネル信号の抽出タ
イミングを示すＯＲ回路７２のＤチャネルクロック信号
などを必要に応じてオシロスコープ接続用端子１１．（
１１，）に供給することができる。このように、本発明
はその主旨に沿って種々に応用され、種々の実施態様を
取り得るもの゛である。

［発明の効果コ以上の説明で明らかなように、本発明のパーソナルコン
ピュータによるＩＳＤＮプロトコルモニタのためのアダ
プタによれば、パソコンの利用により、ＩＳＤＮプロト
コルアナライザーの代用を安価で実現でき、また、パソ
コンは近年ラップトツブ型パソコンに見られるように小
型・軽量化が図られ、ているので、プロトコルモニタの
機ｉ１Ｌ！＋　性と軽量化が図られる。また、オシロス
コープ接続用端子やヂャネル信号の状態表示等を装備し
ているので、ｆＳＤＮ導入をしている事業所等での保守
連用に役立つ。さらに、Ｄチャネル上の多彩な情報もパ
ソコンに取り込めるので、パソコンの凡用機能を利用す
ることにより、幅広い応用が図られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
Ｔ線、Ｒ線モニタ部の回路図、第３図はＴ線、Ｒ線りロ
ック発生部の回路図、第４図はＴ線、Ｒ線フレーミング
ビット検出部の回路図、第５図はＴ線、Ｒ線Ｂビット抽
出・Ｉ、ＥＤ駆動部の回路図、第６図はＴ線、　Ｒ′ａ
Ｄビット抽出部の回路図である。１・・・ＤＳＵ、２・・・バス配線、４・・・アダプタ
、５ア、５ｎ・・・モニタ部、７Ｔ、　　７Ｒ・・・フ
レーミングビット検出部、８Ｔ、８Ｒ・・・Ｄビット抽
出部、９Ｔ９１１・・・Ｂビット抽出・ＬＥＤ駆動部、
１０Ｔ、＋ＯＲ・・・ＬＥＤ表示部、１１Ｔ、１１Ｒ・
・・オシロスコープ接続用端子、１２Ｔ、１２．・・・
パソコン用Ｄビット端子。

Claims

【特許請求の範囲】

（１）ＩＳＤＮのバス配線上の信号をモニタするパーソ
ナルコンピュータが処理・表示を行うためのチャネルの
信号を取り出し該パーソナルコンピュータへ送出する手
段と、上記チャネルの信号の有無を判断して表示を行う手段と
、信号測定器用の端子を有し上記バス配線上の信号および
該信号の測定タイミングを供給する手段とを具備するこ
とを特徴とするパーソナルコンピュータによるＩＳＤＮ
プロトコルモニタのためのアダプタ。