JPH0396269A - 集積回路の入力保護構造 - Google Patents
集積回路の入力保護構造Info
- Publication number
- JPH0396269A JPH0396269A JP21565190A JP21565190A JPH0396269A JP H0396269 A JPH0396269 A JP H0396269A JP 21565190 A JP21565190 A JP 21565190A JP 21565190 A JP21565190 A JP 21565190A JP H0396269 A JPH0396269 A JP H0396269A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- base
- region
- protection structure
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 13
- 230000010354 integration Effects 0.000 claims 1
- 230000001681 protective effect Effects 0.000 abstract description 9
- 230000005684 electric field Effects 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000002028 premature Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は請求項ｌの前文による集積回路の入力保護構
造に関するものである． 〔従来の技術〕 集積回路は静電的放電に対して確実な保護を必要とする
．このような静電的放電に関係するメカニズムは詳細に
ドイツ連邦共和国特許出願公開第３６１６３９４号明細
書に説明されている．この明細書から特にバイポーラ集
積回路に対する入力保護構造であって、入力端と参照電
位との間に接続されているｎｐｎトランジスタから戒っ
ており、そのベースが抵抗を介して結合（短絡）されて
おり、また参照電位、特に接地電位に接続されている入
力保護構造は公知である． 半導体基板のなかのこのような保護構造の技術的実現は
半導体基板の表面におけるエピタキシャル層のなかの通
常のバイポーラトランジスタを前もって考慮に入れてお
り、その際にこのトランジスタのコレクタは通常の仕方
で高抵抗のエピタキシャル層により、またベースならび
にエミッタはエピタキシャル層のなかの２つの相応の拡
散領域により形威されている． トランジスタのこの通常の構戒では、システム表面の付
近の高められた電荷キャリアー密度とエミッターベース
接合の湾曲とに基づいて表面早期プレークダウンが生じ
、それによって構威要素の早期の破壊が惹起される． 〔発明が解決しようとする課題〕 本発明の課題は、前記の種類の入力保護構造であって、
特に電界分布の均等化および表面付近の範囲の減負荷に
基づいて、高い負荷可能性を有する入力保護構造を提供
することである．〔課題を解決するための手段〕 この課題は冒頭に記載した種類の入力保護構造において
請求項１の特徴部分に記載の手段により解決される． 本発明の実施例は請求項２以下の対象である．〔実施例
〕 以下、図面に示されている実施例により本発明を一層詳
細に説明する． 第１図によれば集積回路、特にバイボーラ集積回路の入
力端子４と参照電位５、特に接地電位との間に、前記の
ように抵抗１６’を介して結合されているベース１６＃
およびエミッタ１７とコレクタ１１、１３′とを有する
トランジスタ１と、ダイオード３とにより形威されてい
る保護構造が位置している．特にその際にトランジスタ
１のコレクタ１１、１３′は入力端子４に、またエミッ
タ端子ｌ７と抵抗１６′との間の接続点は基準電位５に
接続されている．トランジスタ１はベース１６’にのみ
接続されている別の（第２の）エミッタｌ８を有する．
第１図に示゛されているトランジスタｌおよびダイオー
ド３の接続極性に基づいて、この保護構造は両極性の静
電的放電に対して作用する． 第１図中の参照符号は、保護構造を実現する以下に説明
する半導体システムの第２図中の参照符号と一致してい
る．第２図による半導体システムのなかの保護構造は以
下に製造の際の過程の概要により説明される． 第２１！ｌによる半導体システムの製造の出発点は１つ
の伝導形式、好ましくはｐ伝導形式の半導体基板１０で
ある．この半導体システムのなかに、それ自体は通常の
仕方で、先ず、後続の製造過程で埋め込み層領域１１を
形成するために、反対の伝導形式、いまの例ではｎ伝導
形式の特に高ドープされた領域が拡散される．さらに、
半導体基板のなかに、同じく後続の製造過程でそれ自体
は通常の絶縁フレームの部分領域ｌ２を形成するために
、半導体基板の伝導形式を有する領域が拡散される． 続いて、公知の仕方で、ここまで処理された半導体基板
１０の上に半導体基板１０と反対の伝導形式、すなわち
いまの例ではｎ伝導形式を有するエピタキシャル層１３
がデポジットされる．エピタキシャル層１３の部分範囲
１３′と結び付いて第１図のトランジスタｌに相応する
トランジスタのコレクタを形成する埋め込み層領域１１
が埋め込みＮｅＭ域ｌ１の伝導形式を有する高ドープさ
れた接続領域１４により接続される．接続領域ｌ４はエ
ピタキシャル層１３を貫いて埋め込み層領域ｌ１のなか
に達するまで拡散されることが有利であるが、このこと
は必ずしも必要ではない．続いて、別の拡散過程で半導
体基板１０の伝導形式、すなわちいまの例ではｐ伝導形
式を有する領域１５および１６がエピタキシャル層ｌ３
の部分範囲１３’のなかに設けられる．その際に部分領
域１２のなかに達する領域ｌ５は半導体システムの領域
列１ｌないし１６を含んでいる範囲全体に対するそれ自
体は通常の絶縁リングを完全なものにする． 続いて、領域１６のなかにエピタキシャル層１３の伝導
形式、すなわちいまの実施例ではｎ伝導形式を有する領
域ｌ７および１８が拡散される．その際に領域１８は頷
域ｌ７を包囲しており、両領域は頷域１６の部分により
互いに絶縁されている． 最後に、半導体システムの表面上に絶縁１１１１９がデ
ポジットされ、また頷域１４、１６およびｌ７が接続可
能であるように構造化される．その際に領域１６の端子
２０はコレクタ端子ｌ４と反対の側に設けられている． 上記の領域構造に基づいて半導体システムのなかに第１
図中のトランジスタ１に相応するトランジスタが生じ、
そのコレクタは埋め込み層領域１ｌおよびコレクタ端子
１４を有するエピタキシャル層１３の部分範囲１３′に
より、そのベニスは領域１８の内側に位置する領域１６
の部分領域１６＃により、またそのエミッタは領域１７
により形威される．ベースにのみ接続されている第２の
エミッタ１８は、部分領域１６“および絶縁層ｌ９との
み接触している領域ｌ８により形威される．ベース１６
１およびエミッタ１７を結合する第１図による抵抗１６
’は第２図によるシステムのなかでは、領域ｌ７と端子
２０との間に（特に領域１８の下側に）位置する領域１
６の部分領域１６’により形威される．抵抗１６′の大
きさはなかんずく拡散領域１８のディメンジ！ニングに
より設定される（ピンチ抵抗）．拡散領域１６および１
７のディメンジッニングならびに端子２０の位置は同じ
く（一般に二次的な）意義がある．絶縁層１９のなかの
孔を通じて（第２図には示されていない導体帯を介して
）エミッタ拡散領域１７と第１図による抵抗１６′のベ
ースと反対側の端子２０とが共通に基準電位に接続され
る．．本発明の実施例ではコレクタ端子領域１４と埋め
込み層領域１ｌと半導体基板１０との間のｐｎ接合とを
介して、第１図によるダイオード３に相応するダイオー
ドが形威される． いわゆるエミッター電界一リング１８体ベース１６′の
端子２０と結び付いてコレクタ端子１４と反対側の集積
された抵抗１６′を介して回路の保護作用に特に有利に
影響する．ｔ界および電流分布の均等化が達威される．
特にベースーエミッタ接合のコレクタ端子１４と向き合
っている敏感な側面範囲が本質的に減負荷され、従って
表面早期ブレークダウンが排除され、また負の入力パル
スの際の最小湾曲半径の個所におけるアバランシェプレ
ークダウンが大幅に遅らされる．深部に達する埋め込み
層一端子拡散１４が存在しないプロセスラインではこの
利点は特に効果を発揮する．なぜならばここで入力パル
スが表面付近の範囲から導き出され得す、従ってまたこ
こで構威要素の強い負荷が生ずるからである． 負の電圧パルスは一方では埋め込み層領域１ｌおよび半
導体基板１０により形成されるダイオードを介して、し
かしまたエミッタ端子をも介して基準電位（接地電位）
へ導き出される．なぜならば、保護構造のトランジスタ
が反転差動増幡器で動作しており、その際にベースーエ
主ツタ接合が阻止方向の極性にあるからである．エミッ
ター電界一リングｌ８およびベース端子２０は電界強度
および電流分布の均等化をもたらす． 正の電圧パルスはトランジスタ１のコレクターベースー
ダイオードを阻止方向に、またベースーエξツターダイ
オードを導通方向に切換える．短絡されたベース端子２
０を介してベース１６′から電流が流れ、従って保護構
造は正常なトランジスタの動作の仕方に移行する．ベー
ス端子２０の接地によりトランジスタの通過接続がブレ
ークダウンの形態でコレクターエよツタ間区間を介して
ベースとエミッタとの間の抵抗結合と結び付いて行われ
る． 上記の保護構造は電圧パルスをその短い通過接続時間に
基づいて、保護すべき集積回路のなかの並列に位置する
機能ユニットが破壊され得る以前に導き出す．導通方向
の敏感なベースーエξツタ接合の極性はさらに保護構造
の高い負荷可能性を保証する． 〔発明の効果〕 本発明による保護構造の利点は特に、保護すべき集積回
路の高い信号電圧に対して使用可能なことにある．
造に関するものである． 〔従来の技術〕 集積回路は静電的放電に対して確実な保護を必要とする
．このような静電的放電に関係するメカニズムは詳細に
ドイツ連邦共和国特許出願公開第３６１６３９４号明細
書に説明されている．この明細書から特にバイポーラ集
積回路に対する入力保護構造であって、入力端と参照電
位との間に接続されているｎｐｎトランジスタから戒っ
ており、そのベースが抵抗を介して結合（短絡）されて
おり、また参照電位、特に接地電位に接続されている入
力保護構造は公知である． 半導体基板のなかのこのような保護構造の技術的実現は
半導体基板の表面におけるエピタキシャル層のなかの通
常のバイポーラトランジスタを前もって考慮に入れてお
り、その際にこのトランジスタのコレクタは通常の仕方
で高抵抗のエピタキシャル層により、またベースならび
にエミッタはエピタキシャル層のなかの２つの相応の拡
散領域により形威されている． トランジスタのこの通常の構戒では、システム表面の付
近の高められた電荷キャリアー密度とエミッターベース
接合の湾曲とに基づいて表面早期プレークダウンが生じ
、それによって構威要素の早期の破壊が惹起される． 〔発明が解決しようとする課題〕 本発明の課題は、前記の種類の入力保護構造であって、
特に電界分布の均等化および表面付近の範囲の減負荷に
基づいて、高い負荷可能性を有する入力保護構造を提供
することである．〔課題を解決するための手段〕 この課題は冒頭に記載した種類の入力保護構造において
請求項１の特徴部分に記載の手段により解決される． 本発明の実施例は請求項２以下の対象である．〔実施例
〕 以下、図面に示されている実施例により本発明を一層詳
細に説明する． 第１図によれば集積回路、特にバイボーラ集積回路の入
力端子４と参照電位５、特に接地電位との間に、前記の
ように抵抗１６’を介して結合されているベース１６＃
およびエミッタ１７とコレクタ１１、１３′とを有する
トランジスタ１と、ダイオード３とにより形威されてい
る保護構造が位置している．特にその際にトランジスタ
１のコレクタ１１、１３′は入力端子４に、またエミッ
タ端子ｌ７と抵抗１６′との間の接続点は基準電位５に
接続されている．トランジスタ１はベース１６’にのみ
接続されている別の（第２の）エミッタｌ８を有する．
第１図に示゛されているトランジスタｌおよびダイオー
ド３の接続極性に基づいて、この保護構造は両極性の静
電的放電に対して作用する． 第１図中の参照符号は、保護構造を実現する以下に説明
する半導体システムの第２図中の参照符号と一致してい
る．第２図による半導体システムのなかの保護構造は以
下に製造の際の過程の概要により説明される． 第２１！ｌによる半導体システムの製造の出発点は１つ
の伝導形式、好ましくはｐ伝導形式の半導体基板１０で
ある．この半導体システムのなかに、それ自体は通常の
仕方で、先ず、後続の製造過程で埋め込み層領域１１を
形成するために、反対の伝導形式、いまの例ではｎ伝導
形式の特に高ドープされた領域が拡散される．さらに、
半導体基板のなかに、同じく後続の製造過程でそれ自体
は通常の絶縁フレームの部分領域ｌ２を形成するために
、半導体基板の伝導形式を有する領域が拡散される． 続いて、公知の仕方で、ここまで処理された半導体基板
１０の上に半導体基板１０と反対の伝導形式、すなわち
いまの例ではｎ伝導形式を有するエピタキシャル層１３
がデポジットされる．エピタキシャル層１３の部分範囲
１３′と結び付いて第１図のトランジスタｌに相応する
トランジスタのコレクタを形成する埋め込み層領域１１
が埋め込みＮｅＭ域ｌ１の伝導形式を有する高ドープさ
れた接続領域１４により接続される．接続領域ｌ４はエ
ピタキシャル層１３を貫いて埋め込み層領域ｌ１のなか
に達するまで拡散されることが有利であるが、このこと
は必ずしも必要ではない．続いて、別の拡散過程で半導
体基板１０の伝導形式、すなわちいまの例ではｐ伝導形
式を有する領域１５および１６がエピタキシャル層ｌ３
の部分範囲１３’のなかに設けられる．その際に部分領
域１２のなかに達する領域ｌ５は半導体システムの領域
列１ｌないし１６を含んでいる範囲全体に対するそれ自
体は通常の絶縁リングを完全なものにする． 続いて、領域１６のなかにエピタキシャル層１３の伝導
形式、すなわちいまの実施例ではｎ伝導形式を有する領
域ｌ７および１８が拡散される．その際に領域１８は頷
域ｌ７を包囲しており、両領域は頷域１６の部分により
互いに絶縁されている． 最後に、半導体システムの表面上に絶縁１１１１９がデ
ポジットされ、また頷域１４、１６およびｌ７が接続可
能であるように構造化される．その際に領域１６の端子
２０はコレクタ端子ｌ４と反対の側に設けられている． 上記の領域構造に基づいて半導体システムのなかに第１
図中のトランジスタ１に相応するトランジスタが生じ、
そのコレクタは埋め込み層領域１ｌおよびコレクタ端子
１４を有するエピタキシャル層１３の部分範囲１３′に
より、そのベニスは領域１８の内側に位置する領域１６
の部分領域１６＃により、またそのエミッタは領域１７
により形威される．ベースにのみ接続されている第２の
エミッタ１８は、部分領域１６“および絶縁層ｌ９との
み接触している領域ｌ８により形威される．ベース１６
１およびエミッタ１７を結合する第１図による抵抗１６
’は第２図によるシステムのなかでは、領域ｌ７と端子
２０との間に（特に領域１８の下側に）位置する領域１
６の部分領域１６’により形威される．抵抗１６′の大
きさはなかんずく拡散領域１８のディメンジ！ニングに
より設定される（ピンチ抵抗）．拡散領域１６および１
７のディメンジッニングならびに端子２０の位置は同じ
く（一般に二次的な）意義がある．絶縁層１９のなかの
孔を通じて（第２図には示されていない導体帯を介して
）エミッタ拡散領域１７と第１図による抵抗１６′のベ
ースと反対側の端子２０とが共通に基準電位に接続され
る．．本発明の実施例ではコレクタ端子領域１４と埋め
込み層領域１ｌと半導体基板１０との間のｐｎ接合とを
介して、第１図によるダイオード３に相応するダイオー
ドが形威される． いわゆるエミッター電界一リング１８体ベース１６′の
端子２０と結び付いてコレクタ端子１４と反対側の集積
された抵抗１６′を介して回路の保護作用に特に有利に
影響する．ｔ界および電流分布の均等化が達威される．
特にベースーエミッタ接合のコレクタ端子１４と向き合
っている敏感な側面範囲が本質的に減負荷され、従って
表面早期ブレークダウンが排除され、また負の入力パル
スの際の最小湾曲半径の個所におけるアバランシェプレ
ークダウンが大幅に遅らされる．深部に達する埋め込み
層一端子拡散１４が存在しないプロセスラインではこの
利点は特に効果を発揮する．なぜならばここで入力パル
スが表面付近の範囲から導き出され得す、従ってまたこ
こで構威要素の強い負荷が生ずるからである． 負の電圧パルスは一方では埋め込み層領域１ｌおよび半
導体基板１０により形成されるダイオードを介して、し
かしまたエミッタ端子をも介して基準電位（接地電位）
へ導き出される．なぜならば、保護構造のトランジスタ
が反転差動増幡器で動作しており、その際にベースーエ
主ツタ接合が阻止方向の極性にあるからである．エミッ
ター電界一リングｌ８およびベース端子２０は電界強度
および電流分布の均等化をもたらす． 正の電圧パルスはトランジスタ１のコレクターベースー
ダイオードを阻止方向に、またベースーエξツターダイ
オードを導通方向に切換える．短絡されたベース端子２
０を介してベース１６′から電流が流れ、従って保護構
造は正常なトランジスタの動作の仕方に移行する．ベー
ス端子２０の接地によりトランジスタの通過接続がブレ
ークダウンの形態でコレクターエよツタ間区間を介して
ベースとエミッタとの間の抵抗結合と結び付いて行われ
る． 上記の保護構造は電圧パルスをその短い通過接続時間に
基づいて、保護すべき集積回路のなかの並列に位置する
機能ユニットが破壊され得る以前に導き出す．導通方向
の敏感なベースーエξツタ接合の極性はさらに保護構造
の高い負荷可能性を保証する． 〔発明の効果〕 本発明による保護構造の利点は特に、保護すべき集積回
路の高い信号電圧に対して使用可能なことにある．
第ｌ図は両極性の静電的放電に対する保護を可能にする
本発明によるダイオードおよびトランジスタの形態の入
力保護構造の等価回路図、第２図は半導体システムのな
かで第１図による入力保護構造を実現するための概要図
である． １・・・トランジスタ ３・・・ダイオード ４・・・入力端子 ５・・・参照電位 １０・・・半導体基板 １ｌ・・・埋め込み層領域 ｌ３・・・エピタキシャル層 １３’・・・コレクタ １６’−・・抵抗 １６’・・・ベース １７・・・エミッタ ｌ８・・・別のエミッタ ２０・・・ベース端子 ＦＩＧ２
本発明によるダイオードおよびトランジスタの形態の入
力保護構造の等価回路図、第２図は半導体システムのな
かで第１図による入力保護構造を実現するための概要図
である． １・・・トランジスタ ３・・・ダイオード ４・・・入力端子 ５・・・参照電位 １０・・・半導体基板 １ｌ・・・埋め込み層領域 ｌ３・・・エピタキシャル層 １３’・・・コレクタ １６’−・・抵抗 １６’・・・ベース １７・・・エミッタ ｌ８・・・別のエミッタ ２０・・・ベース端子 ＦＩＧ２
Claims (1)
- 【特許請求の範囲】 １）集積回路の入力保護構造であって、 入力端（４）と参照電位（５）との間に接 続されており、 集積された抵抗（１６′）を有する少なく とも１つのトランジスタ（１）を有し、 そのコレクタ（１１、１３′）が入力端（ ４）と接続されており、またそのベース（１６″）が抵
抗（１６′）を介して、またそのエミッタ（１７）と共
通に参照電位（５）に接続されている入力保護構造にお
いて、 トランジスタ（１）がベース（１６″）に のみ接続されている別のエミッタ（１８）を有すること
を特徴とする集積回路の入力保護構造。 ２）コレクタ（１１、１３′）が半導体基板（１０）の
なかで埋められた高ドープされた領域（１１）およびエ
ピタキシャル層（１３）の部分範囲（１３′）により形
成され、部分範囲（１３′）のなかに拡散された第１の
領域（１６）がベース（１６″）として、また集積され
た抵抗（１６′）として作用し、第１の領域のなかに拡
散された第２の領域がエミッタ（１７）として作用し、
また第１の領域のなかに拡散された第３の領域が別のエ
ミッタ（１８）として作用することを特徴とする請求項
１記載の入力保護構造。 ３）別のエミッタ（１８）がエミッタ（１７）を包囲し
ており、またエミッタ（１７）およびコレクタ（１１、
１３′）からベース（１６″）により絶縁されているこ
とを特徴とする請求項１または２記載の入力保護構造。 ４）第１の領域のエミッタ（１７）とベース端子（２０
）との間に位置する部分領域（１６′）が集積された抵
抗（１６′）を形成することを特徴とする請求項１ない
し３の１つに記載の入力保護構造。 ５）集積された抵抗（１６′）が第１の領域（１６）、
第２の領域（１７）および（または）第３の領域（１８
）の横および（または）縦方向ディメンジシヨニングに
より、かつ（または）ベース端子（２０）の位置決めに
より設定されることを特徴とする請求項１ないし４の１
つに記載の入力保護構造。 ６）コレクタ（１１、１３′）および半導体基板（１０
）が集積された保護ダイオード（３）を形成することを
特徴とする請求項１ないし４の１つに記載の入力保護構
造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP89115285.2 | 1989-08-18 | ||
| EP19890115285 EP0413054B1 (de) | 1989-08-18 | 1989-08-18 | Eingangsschutzstruktur für integrierte Schaltungen |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0396269A true JPH0396269A (ja) | 1991-04-22 |
| JP3190664B2 JP3190664B2 (ja) | 2001-07-23 |
Family
ID=8201784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21565190A Expired - Fee Related JP3190664B2 (ja) | 1989-08-18 | 1990-08-14 | 集積回路の入力保護構造 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0413054B1 (ja) |
| JP (1) | JP3190664B2 (ja) |
| DE (1) | DE58908568D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009117387A (ja) * | 2009-02-23 | 2009-05-28 | Railway Technical Res Inst | 導電構造 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09186249A (ja) * | 1995-09-20 | 1997-07-15 | Texas Instr Inc <Ti> | Ｅｓｄ保護回路 |
| US5708289A (en) * | 1996-02-29 | 1998-01-13 | Sgs-Thomson Microelectronics, Inc. | Pad protection diode structure |
| DE19917155C1 (de) * | 1999-04-16 | 2000-06-21 | Bosch Gmbh Robert | Schutzvorrichtung gegen elektrostatische Entladungen |
| US11611211B2 (en) | 2021-04-19 | 2023-03-21 | Analog Devices, Inc. | Multiple trigger electrostatic discharge (ESD) protection device for integrated circuits with multiple power supply domains |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4017882A (en) * | 1975-12-15 | 1977-04-12 | Rca Corporation | Transistor having integrated protection |
| US4486770A (en) * | 1981-04-27 | 1984-12-04 | General Motors Corporation | Isolated integrated circuit transistor with transient protection |
| IT1217298B (it) * | 1985-05-30 | 1990-03-22 | Sgs Thomson Microelectronics | Dispositivo di protezione da scariche elettrostatiche,in particolare per circuiti integrati bipolari |
-
1989
- 1989-08-18 DE DE58908568T patent/DE58908568D1/de not_active Expired - Fee Related
- 1989-08-18 EP EP19890115285 patent/EP0413054B1/de not_active Expired - Lifetime
-
1990
- 1990-08-14 JP JP21565190A patent/JP3190664B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009117387A (ja) * | 2009-02-23 | 2009-05-28 | Railway Technical Res Inst | 導電構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE58908568D1 (de) | 1994-12-01 |
| EP0413054A1 (de) | 1991-02-20 |
| EP0413054B1 (de) | 1994-10-26 |
| JP3190664B2 (ja) | 2001-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4400711A (en) | Integrated circuit protection device | |
| US5838043A (en) | ESD protection circuit located under protected bonding pad | |
| US6320232B1 (en) | Integrated semiconductor circuit with protective structure for protection against electrostatic discharge | |
| JPH07245394A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH02280621A (ja) | トランジスタ回路 | |
| US3611066A (en) | Thyristor with integrated ballasted gate auxiliary thyristor portion | |
| KR100194496B1 (ko) | 반도체 장치 | |
| EP0090738A2 (en) | Semiconductor device | |
| EP0257774A1 (en) | Protection circuit for large-scale integrated circuit | |
| JPH0396269A (ja) | 集積回路の入力保護構造 | |
| JPS61296770A (ja) | 絶縁ゲ−ト電界効果型半導体装置 | |
| EP0110320A1 (en) | A MOS transistor | |
| US4584593A (en) | Insulated-gate field-effect transistor (IGFET) with charge carrier injection | |
| JPS62183184A (ja) | Ｍｏｓ型集積回路 | |
| US4078244A (en) | Semiconductor device | |
| US5729044A (en) | Protection diode for a vertical semiconductor component | |
| JPS6229158A (ja) | 電圧クランプ回路を含む集積回路装置 | |
| JPH08321588A (ja) | 静電気放電保護回路 | |
| US4509068A (en) | Thyristor with controllable emitter short circuits and trigger amplification | |
| JPH03154374A (ja) | 集積回路の入力端保護回路 | |
| KR100190352B1 (ko) | 기생전류에 보호되는 수직형 모놀리식 반도체 전력소자 | |
| US5247201A (en) | Input protection structure for integrated circuits | |
| JPH0715010A (ja) | 半導体装置の保護回路 | |
| JP2833913B2 (ja) | バイポーラ集積回路装置 | |
| GB2210197A (en) | Latchup and electrostatic discharge protection structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |