JPH0392905A - プログラマブル・コントローラ - Google Patents

プログラマブル・コントローラ

Info

Publication number
JPH0392905A
JPH0392905A JP23109689A JP23109689A JPH0392905A JP H0392905 A JPH0392905 A JP H0392905A JP 23109689 A JP23109689 A JP 23109689A JP 23109689 A JP23109689 A JP 23109689A JP H0392905 A JPH0392905 A JP H0392905A
Authority
JP
Japan
Prior art keywords
reference clock
timer
clock
instruction
timer instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23109689A
Other languages
English (en)
Inventor
Shunji Kuwa
桑 俊司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP23109689A priority Critical patent/JPH0392905A/ja
Priority to AT90115524T priority patent/ATE118283T1/de
Priority to US07/566,096 priority patent/US5325514A/en
Priority to ES90115524T priority patent/ES2067605T3/es
Priority to EP90115524A priority patent/EP0416330B1/en
Priority to DE69016718T priority patent/DE69016718T2/de
Publication of JPH0392905A publication Critical patent/JPH0392905A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 《産業上の利用分野} この発明は、内蔵した基準クロックにもとづいて作動す
るタイマ命令機能を有するプログラマブル・コントロー
ラ(以下PCと言う)に関する。
(従来の技術) タイマ命令機能を有するPCにおいてタイマ要素の現在
値をデクリメント、またはインクリメントする更新処理
は、内蔵する基準クロックにもとづいておこなわれる.
この基準クロックは一定周期で状態値が反転するように
ti戒されているので、基準クロックの状態値をあらか
じめ定められたタイくングでチェックし、基準クロック
の状態値が前回にチェックしたときと異なっていれば更
新必要と判断してタイマ要素の現在値を更新し、前回に
チェックしたときと同じであれば更新不要と判断してタ
イマ要素の現在値を更新しない.これらの処理が順次繰
り返されることにより、タイマ要素中の現在値が更新さ
れていく。
《発明が解決しようとする諜題〉 しかしながら、このような更新方法であっては、第10
図に示すように初回の更新タイミングが基準クロックの
立ち上がり変化直前でありしかも2回目の更新タイミン
グがその直後であるような場合、実際の経過時間がわず
かでありながらも、l00+msが計測されてしまい、
起動開始時から100μsに近い計′/M誤差を発生し
てしまう問題がある.このようにして発生した計fM誤
差は、正確なタイ主ングでタイマ命令を実行させる際の
障害になっていた. そこでこの発明は上記の問題を解消するためになされた
もので、その目的とするところは、タイマ命令の起動時
に発生していた測定時間の誤差を解消しタイマ命令の動
作時間を正確にしたPCを提イ共することにある。
《諜題を解決するための手段} この発明は上記目的を達戒するために、タイマ命令に設
定されたタイマ要素の現在値を、内蔵する基準クロック
により更新処理するプログラマブル・コントローラにお
いて、位相を均等にずらした複数の基準クロックと、タ
イマ命令が起動された際に上記複数基準クロック中から
その起動タイミングに最も近い変化タイミングを有する
基準クロフクを選択する手段と、選択された基準クロッ
クを記憶する手段と、選択・記憶された基準クロックを
参照してタイマ要素の現在値を更新処理する手段とを備
えたことを特徴とする. 《作 用〉 この発明においては、位相を均等にずらした複数の基準
クロックを備え、タイマ命令が起動された際に、その起
動タイもングに最も近い変化タイミングを有する基準ク
ロックを選択して記憶し、以後は記憶された基準クロッ
クを参照してタイマ要素の現在値を更新処理することに
より、タイマ命令の起動時に発生する計測誤差を解消す
る。
《実施例} 次に、この発明の実施例を図面にもとづいて説明する. 第1図は、この発明が適用されるPCのハードウェアf
jl威を示すブロック図である。
このPCは周知のように、バス1により接続されたCP
U2、システムメモリ3、ワークメモリ4、ユーザプロ
グラムメモリ5、I/Oメモリ6、クロック発生手段8
、インターフェース回路9等から構威されている.また
インターフェース回路9には、外部の入出力機器11.
12等が接続されている. このPCはシステムメモリ3に記憶されているシステム
プログラムを、CPU2が実行することでPCとしての
各種機能が実現される.第2図は、PC内部に設けられ
た複数の基準クロックの動作を示すタイミングチャート
である.これらの基準クロックはそれぞれ100l8s
の間隔で状態値が反転し、しかもクロックOから順に1
0LIずつ位相がずらされている. 図ではタイマ命令が起動した際に基準クロンクが選択さ
れる様子を示し、TIMIの場合クロック5が、TIM
2の場合クロック0がそれぞれ選択・記憶される.以後
のタイマ更新時には、選択された基準クロフクの状態値
を参照してタイマ更新処理がおこなわれる.このように
基準クロンクの最小計測単位時間が100Ilsであり
ながら、10IIIsずつ位相のずれた10個の基準ク
ロックを用意することにより、見かけ上、最小計測単位
時間を10餡にした基準クロックを備えたことになる.
なお、タイマ命令の実行とクロックの変化に関する内部
処理は、クロックの変化が先におこなわれる. 第3図は、ワークメモリ4内に具体的に設定される基準
クロックエリア41の構戒を示す説明図である.基準ク
ロックエリア41は、設定されたアドレスの下位ビット
から順に割り付けられ、第2図に示すタイミングでそれ
ぞれのビットの値が反転されることにより、クロックと
しての機能が実現される. 第4図は、ワークメモリ4内に設定されるタイマのステ
ータスエリア42の構或を示す説明図である.ステータ
スエリア42はタイマ命令に使用されるタイマごとに設
定され、それぞれ設定されたアドレスにおける下位4ビ
ットに、タイマ命令起動時に選択された基準クロックの
位置を表すコードが格納される.ビット13には、タイ
マ更新処理時に該当する基準クロックの前回の値が椙納
される.ビット14は、タイマ命令が起動中であること
を表す起動中フラグとして用いられ、起動中はオンがセ
ットされる。ビット15は、タイマ命令が起動して設定
時間が経過したことを表すタイムアソフ゜フラグとして
用レ)られ、タイムアンフ゜するとオンがセットされる
第5図は、PCの動作の概略をあらわすゼネラルフロー
チャートである. 図に示すように、共通処理、ユーザプログラムの実行処
理、I/Oリフレッシュ処理がサイクリンクに実行され
ることを示し、これらの処理が一巡する時間をサイクル
タイムという。
次にこの発明の具体的な動作を、フローチャートにもと
づいて説明する. 第6図は、基準クロックの作戒を示すフローチャートで
ある. 図に示すように、10肥経過するごとに(ステップ60
1)、別途設けられているクロック位置記憶レジスタ(
図示せず)の値を+1インクリメントし(ステップ60
2)、レジスタの値nが9を越えたらクリアして0にす
る(ステップ603,604).このようにしてレジス
タの値nを0〜9と順次更新する。また更新するごとに
レジスタが指す基準クロックエリア41の該当ピントを
反転する(ステソプ605)。
これらの処理が実行されることにより基準クロ.7クエ
リア4lの各ビットの値は、第2図に示すように順次変
化していく。
第7図は、起動開如時の動作を示すフローチャートであ
る。
図に示すように、最初にユーザプログラムに指定された
タイマ命令に該当するステータスエリア42内の起動フ
ラグをオンにセントする(ステップ70l)。
次いで該当するタイマの現在値をリセットし(ステノプ
702)、クロック位置記憶レジスタを読み取る(ステ
ップ703),読み取ったクロノク位置に該当する基準
クロックの状態値を基準クロノクエリア41から読み取
り、ステータスエリア42のビノト13に格納し(ステ
ップ704)、さらに読み取ったクロック位置をステー
タスエリア42の下位4ビットに格納する(ステンプ7
05)。
これらの処理により、以後ステータスエリア42にセッ
トされた基準クロックにもとづいてタイマの更新処理が
おこなわれる。
第8図は、現在値を更新処理するときの動作を示すフロ
ーチャートである。
起動開始後は、図に示すようにステータスエリア42を
読み取り(ステップ801)、セットされている基準ク
ロンクについてその状態値を基準クロンクエリア41か
らS売み出し、ステータスエリア42に格納されている
前回の状態値と比較する(ステップ802)。
両者が一致した場合は(ステンブ803肯定)、読み取
った基準クロンクの状態値をステータスエリア42に格
納する(ステップ804)。
両者が一致しない場合は(ステップ803否定)、タイ
マの現在値を更新する(ステップ805). 次いで更新値よりタイムアンプしたか否かを判別し、タ
イムアンプしない場合は(ステップ806否定)、読み
取った基準クロンクの状態値をステータスエリア42に
格納する(ステップ804). タイムアップした場合は(ステノプ806肯定)、タイ
ムアップフラグをオンにセットし(ステソプ807)、
さらに起動中フラグをオフにリセノトする(ステンブ8
08)。以後、フラグ変化にもとづく処理がおこなわれ
る. 第9図は、第8図のステンプ802の処理をおこなう回
路を概念的に示したものである。
図に示すように、基準クロックエリア41からの各出力
は、セレクタ43に人力した後、ステータスエリア42
にセットされている基準クロンクについての出力のみが
選沢されてエクスクルーシブオア回路44に入力する。
同様にステータスエリア42のビット13に格納されて
いる前回のクロンク状態値もエクスクルーシブオア回路
44に入力して、両者が不一敗のときのみ、現在値を更
新させるイネーブル信号を出力する。
以上のようにユーザプログラム中のタイマ命令は、第7
図および第8図に示した動作により実行されることによ
り、起動時に発生する計測誤差を最小限に抑えることが
可能となり、この時の計測誤差は、設定する基準クロッ
クの数に反比例して小さくなるものである。実施例では
10個の基準クロックを用いたため、最小計測単位時間
100μsの10分の1の10@sまで計測誤差を少な
くすることができた. なお、ユーザプログラム中にタイマ命令が複数ある場合
は、それぞれの命令ごとに最も変化タイミングの近い基
準クロックが選択される。
また、上記実施例では、タイマ命令起動時の直前に変化
した基準クロックが選択される構戊としたが、タイマ命
令起動時の直後に変化した基準クロックを選択するよう
にしても同様な効果を得ることができる。
《発明の効果) 以上のようにこの発明は、位相を均等にずらした複数の
基準クロックを備え、タイマ命令が起動された際に、そ
の起動タイミングに最も近い変化タイミングを有する基
準クロックを選択し記憶し、以後は記憶された基準クロ
ックを参照してタイマ要素の現在値が更新処理されるこ
とにより、タイマ命令の起動時に発生する計測誤差が解
消されて正確なタイマ命令の実行時間を得ることができ
る.
【図面の簡単な説明】
第1図はこの発明が適用されるPCのハードウェア構或
を示すブロック図、第2図は複数の基準クロンクの動作
を示すタイ稟ングチャート、第3図は基準クロックエリ
アの構戒を示す説明図、第4図はタイマのステータスエ
リアの構戒を示す説明図、第5図は動作の概略をあらわ
すゼネラルフローチャート、第6図は基準クロックの作
成処理を示すフローチャート、第7図は起動開始時の動
作を示すフローチャート、第8図は現在値の更新処理を
示すフローチャート、第9図は処理動作の一部を概念的
に示した回路図、第10図は従来例を示すタイミングチ
ャートである。 1・・・ハス 2・・・CPU 3・・・システムメモリ 4・・・ワークメモリ 5・・・ユーザプログラムメモリ 6・・・I/Oメモリ 8・・・クロック発生手段 9・・・インターフェース回路 1・・・入出力機器 2・・・人出力機器 1・・・基準クロンクエリア 2・・・ステータスエリア

Claims (1)

    【特許請求の範囲】
  1. 1、タイマ命令に設定されたタイマ要素の現在値を、内
    蔵する基準クロックにより更新処理するプログラマブル
    ・コントローラにおいて、位相を均等にずらした複数の
    基準クロックと、タイマ命令が起動された際に上記複数
    基準クロック中からその起動タイミングに最も近い変化
    タイミングを有する基準クロックを選択する手段と、選
    択された基準クロックを記憶する手段と、選択・記憶さ
    れた基準クロックを参照してタイマ要素の現在値を更新
    処理する手段とを備えたことを特徴とするプログラマブ
    ル・コントローラ。
JP23109689A 1989-09-06 1989-09-06 プログラマブル・コントローラ Pending JPH0392905A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP23109689A JPH0392905A (ja) 1989-09-06 1989-09-06 プログラマブル・コントローラ
AT90115524T ATE118283T1 (de) 1989-09-06 1990-08-13 Programmierbares steuerungsgerät.
US07/566,096 US5325514A (en) 1989-09-06 1990-08-13 Program executive timing apparatus for ensuring that state changes of a reference clock signal used to time the execution of the program are not missed
ES90115524T ES2067605T3 (es) 1989-09-06 1990-08-13 Controlador programable.
EP90115524A EP0416330B1 (en) 1989-09-06 1990-08-13 Programmable controller
DE69016718T DE69016718T2 (de) 1989-09-06 1990-08-13 Programmierbares Steuerungsgerät.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23109689A JPH0392905A (ja) 1989-09-06 1989-09-06 プログラマブル・コントローラ

Publications (1)

Publication Number Publication Date
JPH0392905A true JPH0392905A (ja) 1991-04-18

Family

ID=16918234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23109689A Pending JPH0392905A (ja) 1989-09-06 1989-09-06 プログラマブル・コントローラ

Country Status (1)

Country Link
JP (1) JPH0392905A (ja)

Similar Documents

Publication Publication Date Title
US5367550A (en) Break address detecting circuit
JP3024422B2 (ja) プログラマブルコントローラおよびプログラマブルコントローラの運転方法
JPH0392905A (ja) プログラマブル・コントローラ
JP6455247B2 (ja) モータ制御回路および電子時計
JPH0237600A (ja) 読取り専用記憶装置の試験方法とその方法を実行するデバイス
JP2002108724A (ja) Romのデータチェック方法
JPH11282718A (ja) シミュレーション方法、シミュレーション装置及びシミュレーションプログラムを記憶した記憶媒体
JP2906254B2 (ja) プログラマブル・コントローラ
US5325514A (en) Program executive timing apparatus for ensuring that state changes of a reference clock signal used to time the execution of the program are not missed
JP2547141Y2 (ja) ストップウオッチ
JP2631541B2 (ja) プログラマブルコントローラ
JP3351165B2 (ja) プログラマブル・コントローラ及びプログラマブル・コントローラのプログラム変更方法
JPH05224711A (ja) プログラマブルコントローラの制御方法
JPH06259115A (ja) プログラマブルコントローラ
JP2526703B2 (ja) プログラマブルコントロ―ラ
JPH0619752A (ja) マイクロコンピュータ
JPS59106005A (ja) プログラマブル・コントロ−ラ
JPH0769728B2 (ja) プログラマブルコントローラ
JPS60235205A (ja) プログラマブル・コントロ−ラ
CN114281868A (zh) 时序匹配方法及相关装置
CN118567677A (zh) 车载域控制器的芯片更新方法、装置和电子设备
SU1241254A2 (ru) Устройство дл моделировани де тельности человека-оператора
JPS63251825A (ja) 実時間タイマ制御方式
JPH1011285A (ja) プログラマブルコントローラ及び記録媒体
JPH0782370B2 (ja) シ−ケンサのタイマ処理装置