JPH0389861A - サイリスタ変換器の保護方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はＶＢＯフリーサイリスタを使用したサイリスタ
変換器の保護方法に関するものである。

（従来の技術） 近年、サイリスタ素子の開発に伴い過電圧保護機能のつ
いたサイリスタいわゆるＶＢＯフリーサイリスタが利用
できるようになってきた。第２図はＶＢＯフリーサイリ
スタを利用した電気装置の一例で、サイリスタ制御リア
クトル（以下ＴＣＲと記す）を示したものである。

第２図において、１は電源、２は電力系統のインピーダ
ンス、３は変動負荷、４−１はＵ相用ｖｎｏフリーサイ
リスタ、４−２はＸ相用ＶＢＯフリーサイリスタ、５は
リアクトル、６は電圧検出用変成器（ＰＴ）である。７
はＴＣＲの制御回路、８−１はＵ相用ゲートパルス発生
回路、８−２はＸ相用ゲートパルス発生回路である。

その作用は変動負荷３の変動により、ＰＴ６設置点の電
圧が変動する。そこで、リアクトル５に流れる電流をサ
イリスタ４−１．４−２の点弧位相を制御することによ
り調整し、ＰＴ６設置点の電圧を一定とすれば変動負荷
３にとって受電電圧も一定となる。

今、電源１１電力系統インピーダンス２および変動負荷
３の関係によってはＰＴ６の設置点電圧が最大リアクト
ル電流を流しても、なお過電圧状態となり、サイリスタ
４−１．４−２の過電圧保護点弧が連続して発生する状
態になる。

（発明が解決しようとする課題） ＶＢＯフリーサイリスタの欠点として連続して過電圧保
護点弧が多数回発生すると劣化または破壊する欠点があ
る。上記説明したように、ＴＣＲの設置点の電圧が過電
圧になると、ＴＣＲのＶＢＯフリーサイリスタが連続し
て過電圧保護点弧動作を起こし、サイリスクが劣化また
は破壊をおこす。

本発明の目的は逆並列接続されたＶＢＯフリーサイリス
タの過電圧保護点弧が連続して多数回発生し、ｖＢｏフ
リーサイリスタが劣化または破壊することを防止するＶ
ＢＤフリーサイリスタ変換器の保護方法を提供すること
にある。

〔発明の構成〕

（課題を解決するための手段） ＶＢＯフリーサイリスタの過電圧保護点弧を検出する過
電圧保護点弧検出回路、一定時間内の過電圧保護点弧の
回数を数えるカウンター、設定回数を示す回数設定回路
、カウンターの出力と設定回数を比較する比較回路、サ
イリスタに順電圧が印加される毎にゲートパルスを発生
するダイオード通電回路またはＣＢ　トＩＪツブ回路よ
り戒る。

（作用） 過電圧保護点弧検出回路により、サイリスタの過電圧保
護点弧を検出し、カウンターにより一定期間内の点弧回
数を数え、回数設定器の示す回数とカウンターとの出力
を比較回路で比較し、カウンターの出力が所定設定回数
より大なるときはダイオード通電回路により、サイリス
タをダイオード通電させるかまたはＣＢをトリップさせ
、サイリスタに過電圧が印加されることを防ぐ。

（実施例） 第１図を使用して実施例の構成について説明する。Ｍ２
図で使用した番号と同一番号のものは同一機能を有する
。

図において、９は電流検出用変流器（ＣＴ）　。

１０−１はＵ相すイリスタ４−１に電流が流れている時
「１」を出力し、流れていない時ｒＯＪを出力するＵ相
電流検出回路、ＺＯ−２は同一機能のＸ相電流検出回路
である。ｌｌ−１，ｌｌ−２は入力のｒＯＪから「１」
への立上り変化をとらえ、　時間Ｔ１のｒｌＪのパルス
を発生するＴ８パルス発生回路である。１２−１．１２
−２は入力が「０」から「１」への変化をとらえ、時間
Ｔｔ（ただしＴ！＞Ｔ１）の間「０」になり、その他は
「ｌ」を出力するＴ。

パルス発生回路である。

また、１３−１．１３−２はＡＮＤ回路、１４はＯＲ＠
路、１５は入力のｒＯＪから「１」への変化をとらえ、
一定時間Ｔｓの間「１」のパルスを発生し、しかも「１
」のパルスを発生している間は入力が「０」から「１」
に変化しても入力を無視するＴｓパルス発生回路、　　
１６−１．１６−２　　はパルスの数を数えるカウンタ
ーである。

１７は入力の「１」から「０」への立下り変化をとらえ
、カウンタ１６−１．１６−２へのクリアパルスを発生
するクリアパルス発生回路、１８は設定回数を示す回数
設定回路、ｌ　９−１．１９−２は比較回路で、カウン
ト数が設定回数より大なる時「１」を出力する゛。

２０−１．２０−２はＡＮＤ回路、２ＺはＯＲ，回路、
２２はフリップフロップ回路、２３−１．２３−２はサ
イリスタ４−１．４−２に順電圧が印加されている時「
１」を出力するＵ相順電圧検出回路、Ｘ相順電圧検出回
路である。さらに、２４−１゜２４−２はＡＮＤ回路、
２５−１．２５−２は入力の「０」から「１」への立上
り変化をとらえ、サイリスタ４−１．４−２のゲートノ
（ルスを発生するダイオード通電用ゲートパルス発生回
路である。

２６−１．２６−２はＯＲ，回路、２７はしゃ断器であ
る。

ここで、９，１０，１１，１２．１３で構成された部分
が過電圧保護点弧検出回路に相当し、また２２゜２３．
２４，２５で構成された部分がダイオード通電回路であ
る。

次に、実施例の作用を第１図を使用して説明するに、従
来例で説明した部分は省略する。

■ωフリーサイリスタが点弧するのは誤動作を除けばゲ
ートパルスを与えられた時か、過電圧保護点弧によって
点弧された時である。よって、すイリスタ電流の流れ始
めがゲートパルスに同期していなければ、それは過電圧
保護点弧によるものと考えられる。ＣＴｙおよびＵ相電
流検出回路ｌ０−１、Ｘ相電流検出回路１０−２によっ
てサイリスタ４−１．４−２の電流の有無を検出し、電
流有りの時は「１」、電流無しの時は「Ｏ収出力する。

Ｔ、パルス発生回路１１−１．１１−２は入力の「０」
からｒｌＪへの立上りをトリガーとして時間Ｔ、のパル
ス「１」を発生するので、サイリスタ４−１．４−２の
電流の流れ始めに同期してｒｌＪのパルスを発生する。

一方、Ｔ、ｚｆルス発生回路１２−１．１２−２はゲー
トパルス発生回路８−１．８−２のゲートパルスに同期
して時間Ｔ、の「０」パルスを発生するので、もしサイ
リスタ電流がゲートパルスによってつくられたのであれ
ば、Ｔ、パルス発生回路ＺＺ−Ｚ。

１１−２出力の時１’１ＪＩＪ＠Ｔ、の（−１Ｊパにス
はＴ、パルス発生回路１２−１．１２−２の時間幅Ｔｔ
　（ただしＴｔ＞Ｔ＞）の「Ｏ」パルスの内に含まれる
のでＡＮＤ回路ｒｓ−ｒ、ｒ３−、？の出力は「０」で
ある。

しかし、サイリスタ点弧がゲートパルスでなく、過電圧
保護点弧であるなら、Ｔヨパルス発生回路１２−１．１
２−２の出力はゲートパルス発生後Ｔ、以外は「１」出
力であるので、ＴＩパルス発生回路１１−１．ＺＺ−２
の出力がｒｌＪになる毎にＡＮＤ回路１３−１．１３−
２　（７）出力はパルス幅Ｔ１ノ「１」パルスが出力さ
れる。よって、ＡＮＤ回路１３−１゜ｌ３−２の出力Ｉ
こよって過電圧・保護点弧が検出される０ 次にＵ相またはＸ相の過電圧保護点弧が発生すると、Ｏ
Ｒ回路Ｚ４およびＴｓパルス発生回路Ｉ５によって一定
時間幅Ｔ３の「１」パルスが発生する。

一方、カウンター１６−１．１６−２はＡＮＤ回路１３
−１．１３−２の出力するＴ１幅の「１」パルスをカウ
ントとし、その累計を出力する。

次に回数設定回路Ｉ８の示す設定回数とカウンター１６
−１．１６−２の出力とを比較回路Ｚ９−１．１９−２
で比較してカウンター１６−１゜１６−２の出力が設定
回数以上であるなら、比較回路１９−１．１９−２の出
力は「１」となる。もし、一定時間Ｔｓ　以内に比較回
路１９−Ｚまたは１９−２の出力が「１」にならない時
は一定時間Ｔｓ後、　Ｔｓパルス発生回路ｚ５−１の出
力が「１」から「０」へ立下りる時、クリアパルス発生
回路１７のクリアパルスによりカウンター１６−１゜ｌ
６−２はその累計がクリアされＯとなる０しかし、もし
一定時間Ｔｓ以内に比較回路１９−１またはｌ９−２の
出力が「１」であるならば、ＡＮＤ回路２０−１または
２Ｑ−２の出力は「１」、よってＯＲ回路２１の出力は
「１」となる。ＯＲ回路２ｚの出力が「１」となると、
フリップフロップ２２はＳＥＴされてその出力は「１コ
となる。

ところで、Ｕ相Ｘ相順電圧検出回路２３−ｒ。

２３−２は順電圧が印加されていない時はｒＯＪを出力
し、順電圧が印加されている時は「１」を出力するので
、フリップフロ７プ２２が「ｌ」を出力している間、Ａ
ＮＤ回路２４−１．２４−２の出力はＵ相、Ｘ相すイリ
スタ４−１．４−２に順電圧が印加される毎に「１」と
なる。ダイオード通電用ゲートパルス発生回路２５−１
．２５−２は入力の「０」から「１」への立上りをとら
えてゲートパルスを発生するので、ＯＲ，回路２６−１
．２６−２の出力は、Ｕ相、Ｘ相用ゲートパルス発生回
路＆−１，８−２の発生するゲートパルスまたはダイオ
ード通電用ゲートパルス発生回路２５−１゜２５−２の
発生するゲートパルスを発生する。

この結果、サイリスタ４−１．４−２は順電圧が印加さ
れる毎にゲートパルスが与えられるので、ダイオードの
ような動作となり、サイリスタ４−１．４−２には大き
な電圧が印加されることは無くなる。

よって、サイリスタ４−１．４−２でａｔｔ圧保護点弧
が発生することは無くなるので、サイリスタ４−１．４
−２が劣化または破壊することも無くなる。

以上の説明ではＯＲ回路２Ｚの出力が「１」になった時
、サイリスタ４−１．４−２をダイオード通電させるこ
とにより、サイリスタ４−１．４−２に過電圧が印加さ
れることを防止したが、ＯＲ回路２Ｚの出力が「１」に
なったときＴＣＲ，と電源を接続しているＣＢ、Ｔ７を
トリップさせれば、サイリスタ４−”Ｚ、４−ｘに過電
圧が印加されることを防止することができる。

また、ＯＲ回路２１の出力が「１」になった時サイリス
タ４−１．４−ｊをダイオード通電させながらＣＢをト
リップさせても良い。

以上の説明ではサイリスタと直列に接続する負荷として
リアクトルを想定したが、リアクトルの代りにコンデン
サや抵抗やその組み合せた負荷など一般的電気負荷を接
続しても同様の効果が得られる。

〔発明の効果〕

以上説明したように本発明によれば、逆並列接続された
ＶＢＯフリーサイリスタと負荷を直列に接続したサイリ
スタ変換器において、ｖＢＯフリーサイリスタの過電圧
保護点弧が連続して多数回発生して、ＶＢｏフリーサイ
リスタが劣化または破壊に到ることを防止することがで
きるという効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
従来装置のブロック図である。 ９・・・ＣＴ、ｔｏ−ｒ・・・Ｕ相電流検出回路、ｌｏ
−２・・・Ｘ相電流検出回路、１１−１．１１−２・・
・Ｔ１パルス発生回路、１２−１．１２−２・・・Ｔ、
ノマルス発生回路、１３，２０．２４・・・ＡＮＤ回路
、１４．２１．２６・・・ＯＲ回路、１５・・・Ｔｓ　
パルス発生回路、７６−１．１６−２・・・カウンター
Ｉ７・・・クリアパルス発生回路、Ｚ８・・・回数設定
回路、１９−１．１９−２・・・比較回路、２２・・・
フリップフロップ回路、２３−１・・・Ｕ相順電圧検出
回路、２３−２・・・Ｘ相順電圧検出回路、２５−１・
・・Ｕ相ダイオード通電用ゲートパルス発生回路、２５
−１・・・Ｘ相ダイオード通電用ゲー）　Ｔ４）レス発
生回路、２７・・・ＣＢｏ

Claims (1)

【特許請求の範囲】
1. 　逆並列接続されたＶ＿Ｂ＿Ｏフリーサイリスタと負荷
   を直列に接続したサイリスタ変換器において、前記Ｖ＿
   Ｂ＿Ｏフリーサイリスタの過電圧保護点弧の回数が一定
   時間内に設定回数以上になった場合、前記Ｖ＿Ｂ＿Ｏフ
   リーサイリスタに順電圧が印加される毎にゲートパルス
   を与えるか、または前記サイリスタ変換器と電源とを接
   続するしゃ断器を開放することを特徴とするサイリスタ
   変換器の保護方法。