JPH0388484A - テレビジョン装置用のスタンバイ／ラン組合せ電源と制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、−船釣にいえばテレビジョン装置用の電源
の分野に、詳しくはスタンバイ動作モードおよびラン動
作モードの双方での動作に適した、テレビジョン装置の
制御回路用の電源に関するものである。

〔発明の背景〕

７−１／ビジョン受像機、ビデオレコーダおよび類似機
器（以下、これらを総称してテレビジョン装置という）
には、使用者がそのテレビジョン装置をオフ状態にして
釦きたい場合でも同装置内の成る回路は常に付勢状態に
おくことを要するような特徴を持たせることが、屡々あ
る。このような特徴には、たとえば、即時オン、クロッ
クおよびタイマー、給電オン／オフ能力をもつ遠隔制御
、および高級複雑な制御などの諸機能がある。高級複雑
な制御の中には、たとえば、放送チャンネルかケーブル
チャンネルか同調可能なチャンネルヲ識別してステップ
状に選局する自動プログラミング機能や、それに類似し
た他の機能などがある。その様な特徴は、屡々、少くと
もその一つは通常マイクロプロセッサとして組込咬れて
いる１個以上の集積回路によって制御されるものである
。

上記したような、督よびその他の諸特徴を有するテレビ
ジョン装置はスタンバイ電源ヲ具えている。スタンバイ
電源は、一般に、装置がＡＣ（交流）電源に結合されて
いるとき、たとえば装置の給電プラグがＡＣ主電源に接
続されたソケットに差込會れているとき、はいっても動
作状態にある電源である。

スタンバイ電源は、一般にどれも同様な構造をしている
。変圧器は、装置の給電プラグに結合された１次巻線と
、たとえばブリッジ型全波整流器であるような整流回路
の入力端子に結合された２次巻線を持っている。この全
波整流器の出力端子は未調整ＤＣ（直流）電圧を発生す
る。この電圧のレベルは、ＡＣ電源の電圧レベルと変圧
器の巻線比とに関係した値である。全波整流器の出力は
大きなフィルタ・キャパシタを充電する。このフィルタ
・キャパシタと金波整流器とに結合された電圧調整器が
あって、たとえばマイクロプロセッサ、ランダムアクセ
スメモリむよび遠隔制御受信器を組込んだ集積回路であ
る、スタンバイ負荷を動作させるための調整済ＤＣ電圧
を生成する。或種のテレビジョン装置では、ラン動作モ
ード中にも上記の諸負荷を付勢するのに上記と同じスタ
ンバイ電源を利用することが行なわれていた。その様な
方式をとる装置では、ラン動作モードの時だけ動作する
負荷は、１個またそれ以上の別の電源から、たとえば切
換モード型電源の動作から！たはテレビジョン装置中の
フライバック変圧器ヲ具えた水平偏向回路から引出され
る電力によって、付勢される。

スタンバイモードの負荷とランモードの負荷との双方に
対して別々の未調整ＤＣ電圧源を使用することには、２
つの重要な問題、すなわち経済性と、動作および信頼性
とに関して問題がある。経済性の問題は、切換型電源か
らランモード電力を供給するに要するコストに比べて非
切換型電源からスタンバイ電力を供給するに要するコス
トに関連するものである。スタンバイ電力は、幾つかの
理由によって、ランモード電力よシも通常非常に高価に
つく。すなわち、第１に、スタンバイ電源の構成に必要
な諸部品、特に変圧器、が高くつくことにある０第２に
、ランモード電力は、屡々、切換モード動作ｐよび／ま
たはフライバック変換器モードで動作する既存の２次側
電源から給電することができる。更に、切換モード型電
源回路および水平偏向回路で使用される変圧器は、所定
の容量の場合、スタンバイ電源で必要とする標準幹線周
波数の変圧器よりも、通常は安価である。相対的なコス
トは、その回路の諸パラメータおよび要求負荷によって
変るが、両者のコスト比は２０倍にもなることがある。

従って、スタンバイモード時の給電にランモード電源を
使用することが経済上好筐しいことは明らかである。た
とえ、スタンバイ電源の代わｂにランモード電源を利用
することによる個々の装置の節約量は小さいとしても、
その様な回路を有する装置が多数集筐れば全体の節約量
は極めて大きなものとなる。

動作と信頼性も重要なことである。テレビジョン装置の
マイクロプロセッサ制御は、よう広範囲に及び、またよ
り多数の動作機能がデジタル制御されるようになって来
た。個別素子回路の大規模集積化がよう一般化するにつ
れて、個々の集積回路相互間に共通のコミュニケーショ
ン・パスヲ作ることが必要である。筐た、速いスイッチ
ング特性を持ちかつ長期にわたって信頼性を呈する集積
回路を使用することも必要である。この目的に対しては
、０ＭＯ８技法で製造した集積回路を使用することが一
般化して来た。

マイクロプロセッサ制御には、たとえば３線式直列コミ
ュニケーション―バスのようなコミュニケーション・制
御パスで、幾つかの上記の様なＣＭＯＳ集積回路を相互
接続することが必要である。

初期のマイクロプロセッサ制御テレビジョン装置では、
そこにある全ての制御集積回路を、その装置と共にスタ
ンバイ動作モードで動作させることが必要であった。そ
の様な状況下では、相異なる集積回路が相異なる電源を
持つことを特に必要としなかった。その次の世代のマイ
クロプロセッサ制御テレビジョン装置は、別に付加集積
回路を具えている。この付加集積回路は、スタンバイ動
作モードでは給電を受ける必要が無く、ランモードの動
作時のみすなわちテレビジョン装置がオン状態にされて
いるときのみ給電されるものである。

勿論、上記両種の集積回路すなわちスタンバイとランの
両動作モードで働く集積回路とラン動作モードでのみ動
作する集積回路とに充分給電できる容量を持ったスタン
バイ電圧源を利用することは（１０） 可能である。しかし、そうするとそのスタンバイ電源に
余分な負担がか＼シ、それに伴なってスタンバイ変圧器
に余分な負担がか！ることになる。

スタンバイ動作モード用とラン動作モード用の双方の全
部の集積回路にスタンバイ電力を供給するためのコスト
は、許容し得ないものとなる可能性がある。

効率的な動作という観点から、ラン動作モードのときだ
け電力を要する集積回路に対して別の電源が必要である
ことが判る。しかし、相互に接続されているＣＭＯＳ集
積回路は、一般にＳＣＲラッチングと呼ばれる不都合を
蒙り易い。−旦この様な状態になると、その集積回路（
工Ｃ）内のスイッチング・ゲートはロックアツプ状態と
なって制御機能を失なう。この問題は、この工Ｃに対す
る電源電圧■ＤＤとその集積回路の相異なる入力ピンに
印加される最大電圧との差が、成る公差を超えることに
よって生ずる。１個づつ相互接続されている集積回路は
、たとえばコミュニケーション・パスによって、共通の
基準電位を持っているこ（１１） とは理解できよう。大抵のＣ！ＭＯ８集積回路は、絶対
に規定以外の動作をすることがないようにするため、ど
の入力ピンに対する電圧もＶＤＤ　＋　０．３Ｖを超え
ないようにすることを要する。■ＤＤ十〇、３■よりも
大きな電圧が加わると、ＳＣＲラッチ発生の可能性に加
えて、保護手段のないフリラグフロップ、ＲＡＭセ）ｖ
ｈよびその他の集積化された装置がその状態を変化させ
ることがある。

たとえば、２個のＣＭＯＳ集積回路について考えて見よ
う。その上方のＣＭＯＳ集積回路は５ボルトのスタンバ
イ電源から給電され、他方の集積回路は５ポルトのラン
電源によυ給電されているものとする。もしも双方の電
源が５．ＯＶ±５％の電圧で動作しているものとすると
、両型源の出力電圧間の差は、最悪の状態では、１．０
５Ｘ（５Ｖ）−０，９５：Ｘ（５Ｖ　）　＝０，５　Ｖ
となる。画集積回路はたとえば直列バスによって相互接
続されていて一方の集積回路の出力が他方の集積回路の
入力を駆動するので、両電源電圧間の差は前記した■Ｄ
Ｄ十０．３Ｖの原則を破ることになる。

（１２） 普通のテレビジョン装置の電圧調整回路には、公差が５
％のツェナ・ダイオードがよく使用されている。しかし
、−旦△■Ｚと温度ドリフトの公差を考慮に入れると、
この定格電源は電圧レベルで１０％の変動を呈すること
になる。い壕こ！で検討している実例でいえば、一方の
ＣＭＯＳ集積回路の入力がＶＤＤを１ポルト超過する可
能性がある。

この様な条件の下ではＳＣＲラッチ発生の可能性が非常
に高い、。

一般に、ＳＣＲラッチが生ずるためには、０．６Ｖ　７
０．７　Ｖの電圧差が必要である。ＳＣＲラッチ状態と
するには、入力ピン１ｆｃは出力ピンにＶＤＤより大き
な電圧を印加する外にその人カピン筐たは出力ピンに充
分な電流を供給せねばならない。

０ＭＯ３製造工程にかける変動のために、および入力回
路と出力回路とに診ける違いのために、上記した必要ラ
ッチ電流の大きさには数尖りアンペアから１アンペア付
近１でのばらつきがある。しかし、ピンに流入する電流
はＢ＋ｔたは接地点へ戻る。ラン／スタンバイ組合せ電
源において考慮（１３） すべきことはＢ＋ピンを介して戻される成るピンに対す
る過電圧に起因するＳＣＲラッチである。

ＳＣＲラッチが起つ得る条件下でＢ十電源のインヒーダ
ンヌを増大させることができれば、入力ピン筐たは出力
ピンに流入する電流はＳＣＲラッチを発生させるに足る
値には達しないようにできる。

成る場合には、制御回路のうちの幾つかはオフ状態にさ
れ、他のものはオン状態を保っていることがある。これ
と同じ状態は、一つの集積回路に対する供給電圧がキャ
パシタの充電電荷によって維持されているがこの集積回
路に接続されている池の集積回路に対する供給電圧はそ
のキャパシタの充電電荷によって維持されていない場合
にも生じる。この維持されていない集積回路に対する電
源が低インピーダンスであれば、ＳＣＲランチ状態が発
生する可能性がある。

このラッチングの問題を解消するために提案された一つ
の解決策は効率やコストよりも信頼性を重視している。

スタンバイ電源とラン電源の各給電線中に可調整電圧減
衰器を介在させて、両軍圧（１４） レベルを手動で等しくできるようにしている。その様な
解決策は、余分な調節段階を必要とするために、長期的
には不充分であシまたコストも壇加する。この発明によ
る電源は、対負荷スイッチにＮＰＮ　）ランジスタを使
用すると共に直列パス調整器にＮＰＮ　）ランジスタを
うまく使用している。

これら両トランジスタの各ベース・エミッタ接合は、電
源がオフの状態で入力ピンまたは出力ピンに電圧が印加
されると、逆バイアスされる。この構造によって、電流
が流れる可能性のある戻ジ電路の形成が妨げられ、従っ
てＳＣＲラッチを除くことができる。

〔発明の概要〕

この発明の一つの特徴は、テレビジョン装置中の互に接
続されている集積回路、特にＣＭＯＳ集積回路の全部の
ものに対する共通の電圧源を提供することである。この
特徴に従ってこの発明のテレビジョン装置用のスタンバ
イ／ラン電源および制御回路は、スタンバイ動作モード
中に利用できるものとラン動作モード期間中だけ利用で
きるも（１５） のとである、第１のＤＣ電圧電源と第２のＤＣ電圧電源
を具えている。電圧調整器があって、その入力は上記の
両ＤＣ電圧電源に結合され、咬たその出力はスタンバイ
およびラン動作モードの雨期間中調整されたＤＣ電圧を
供給するようになっている。第１の負荷回路、たとえば
スタンバイ動作モードおよびラン動作モードの期間動作
し得るＣＭＯＳ集積回路が、この調整された電圧出力に
結合されている。第２の負荷回路、たとえば上記第１の
ＣＭＯＳ集積回路と相互接続された第２のＣＭＯＳ集積
回路も、上記調整された電圧出力に結合されている。こ
の第２の負荷回路は、たとえばマイクロプロセッサのよ
うな第１の負荷回路を威す集積回路によってラン動作モ
ード中ターンオンされる、切換型負荷のようなものでよ
い。

この発明のもう一つの特徴は、スタンバイ電源の必要容
量を制限してコストを低減し効率を上げることである。

この特徴に従い、ラン動作モード中のみ使用する第２の
未調整ＤＣ電圧電源は切換型電源であって、切換モード
型電源回路の動作時（１６） にその２次側電源からランＤＣ電圧を発生させる。

切換モード型電源回路は、たとえば、主可変周期パルス
調整器（ＶＩＰＵ’Ｒ）電源中の２０　ＫＨｚ変圧器ま
たは水平偏向回路中の１５ＫＨｚフライバツク変圧器を
有するものである。

この発明の普た別の特徴は、スタンパイネ・よびランの
両動作モード期間中動作し得る負荷が、スタンバイ動作
モード中はスタンバイ電源から給電されるが、ランモー
ド中はランモードの時だけの負荷と共にラン電源から給
電されることである。

ランモード中にはスタンバイ電圧電源から給電される負
荷は存在しない。そのために、電圧調整器は、スタンバ
イ・モード中は第１の電力レベルを有しまたランモード
中は第２の電力レベルを持った、調整されたＤＣ電圧を
供給する。

更にこの発明の別の特徴は、不意の給電中断期間中、緊
急ＤＣ電圧源を構成することである。この特徴のために
、スタンバイ電源とラン電源にはそれぞれ大容量のキャ
パシタのような大きなエネルギ蓄積装置が付設されてい
る。スタンバイ電源（１７） のエネルギ蓄積装置は、ラン動作モード期間中は装置が
高レベルのラン電圧電源から完全に給電されているので
、このラン動作モード中は充分に充電された状態を保っ
ている。たとえば停電状態になるとこのラン電圧電源は
急速に動作できなくなる。しかし、初めはラン電源中の
このエネルギ蓄積装置から、次いでスタンバイ電源中の
エネルギ蓄積装置から、マイクロプロセッサがテレビジ
ョン装置を正規に停止させることができる充分な時間に
亘って、給電し続けることができる。テレビジョン装置
の正規な動作停止を行なうと、ＡＣ給電が回復したとき
、たとえばテレビジョン装置の完全な自動再プログラミ
ングを行なう必要なしに、正常な動作が回復する機会が
増える。もし相互接続されているＣＭＯＳ集積回路が別
々の電源から給電されていたとすると、ラン電源とスタ
ンバイ電源の供給電圧レベルがたとえ同一であったとし
ても、両電源が非動作状態になるまでの時間差に起因す
るＳＣＲラッチングのために、上記の正規な停止動作が
妨害されることになる。

（１８） 〔詳細な説明と実施例〕 第１図には、テレビジョン受像［１０が１０ツク図形式
で示されている。ブロックとブロックを接続する入力線
および出力線は、その内容は後述するが、成る部分では
単線で他の部分では複数の線で示されている。チューナ
１２はアンテナ入力１４からの放送ビデオ信号筐たは補
助入力１６上に生ずるたとえばケーブル会社またはビデ
オカセットレコーダからの補助ビデオ信号を受取る。チ
ューナ１２の出力は線１３に生じて工Ｆ回路１８に対す
る入力となる。工Ｆ回路１８の第１出力は線１５上に現
われてアナログ・インタフェース・ユニット２０ニ入カ
スる。アナログ・インタフェース・ユニット２０の出力
は線１７に生じるがこの線１７は位相ロックループ制御
信号をチューナ１２に伝達する。ＩＦ回路１８の出力線
１９は、ビデオ処理回路２２に対してビデオ入力を、デ
ジタル・ステレオ処理回路３０に対してオーディオ入力
を供給する。線２１に生ずるビデオ処理回路２２の出力
は適応型くシ形フィルタ２４の入力になる。この適応型
くし形フィルタ２４の出力は線（１９） ２３に生じ、映像管駆動回路２６の第１入力となる。

線２５に現われる映像管駆動回路２６の出力は映像管２
８を駆動する。この映像管駆動回路２６の第２人カバ、
アナログ・インタフェース・ユニットで発生するオンス
クリーン表示（Ｏ３Ｄ）駆動信号である。映像管駆動回
路２６に対する第３人力は線３７７５ｘら供給されるが
、ピクス・イン・ビクスモジュー）ｖ４４からの補助ビ
デオ信号である。ビクス・イン・ピクスとは、たとえば
大きな画像の一隅に挿入像として補助ビデオ信号を表示
する作用のことである０線２７上に生成されるデジタル
ステレオ回路の出力は電力増幅器３２で増幅された後ス
ヒーカ３４に供給される。

テレビジョン全体の動作を制御スるマイクロッ。

ロセツサ３６は、データバス２９を介して、アナログ゛
・インタフェース・ユニット（Ａ工Ｕ）２０、適応型く
し形フィルタ２４、デジタｌレステレオ処理回路３０ｆ
；３＋よびピクス・イン・ビクヌモジュール４４のそれ
ぞれに接続されている。データノくス２９は、たとえば
、ＤＡＴＡ線３１、Ｃ１ＬＯＣＫ線３３およびＥＮＡ−
（２０） ＢＬＥ　線３５から成る３線式コミュニケーション制御
バスである。マイクロプロセッサ３６は線３９上に生ず
るキーボード３８からの入力と線４１に供給される赤外
線受信器４０からの入力とをモニタする。赤外線受信器
４０はホトダイオード４２に応答して動作する。

スタンバイ／ラン電源は、スタンバイ電源４６、ラン電
源４８および電圧調整器５２で構成されている。

線５１に生じるスタンバイ電源４６の出力と線４９に現
われるラン電源４８の出力とは端子Ａと表示されている
接続点５０で合成される。端子Ａは線５３に接続された
電圧調整器５２の入力となっている。このスタンバイ電
源４６とラン電源４８とは未調整ＤＣ電圧の電源である
。電圧調整器５２の出力は調整されたＤＣ電圧であって
、多数の負荷に給電するためにタップ導出される。これ
らのタップはＤＣｌからＤＣ６−ｉでの符号で示されて
いる。タッグＤＣＩのＤＣ電圧はマイクロプロセッサ３
６を付勢し、タップＤＣ２ノＤＣ電Ｂｆｔ：アナログ・
インタフェース・ユニツ）２０を、またタップＤＣ４の
ＤＣ電圧は適応型（２１） くシ形フィルタ２４を付勢する。タップＤＣ５のＤＣ電
圧はピクス・イン・ピクス・モジュー）ｖ４４に供給さ
れる。破線で示すタッグＤＣ６のＤＣ電圧は、たとえば
赤外線受信器４０および／咬たはキーボード３８という
様な、他の負荷用である。上記した諸装置は、バス２９
に結合されていない限す、ｔたＳＣＲラッチングの問題
が無い限す、少なくとも動作の信頼性という観点からす
ればスタンバイ／ラン組合せ電源から給電する必要はな
い。しかし、効率という点から見れば、ラン動作モード
の期間にはラン電源からそれらの回路に給電する方が有
利である。

調整済Ｂ十電源５６は、たとえば主電源であるＡＣ電源
に結合されていて、テレビジョン受像機にそのラン動作
モード中動作用の主電力を供給する。

調整済のＢ十電源５６は、たとえば、Ｖ工ＰＵＲ電源を
構成する切換モード型電源である。線４５上に生成され
る調整済Ｂ十電圧が水平偏向回路５４の電源になる。水
平偏向回路５４はフライバック動作上ドで働くもので、
フライバック変圧器を持ってい（２２） る。線４７は、ラン電源４８がフライバック変圧器の２
次巻線に結合されて、ダイオードとキャパシタから成る
回路でフライバック・パルスを整流してラン電圧を発生
する形の、フライバック変圧器の磁気的結合を表わして
いるとすることもできる。

或いは、このラン電源４８は調整済Ｂ十Ｖ工ＰＵＲ電源
５６の変圧器の２次巻線に結合された２次電源から引き
出したものでもよい。

直列データバス２９に関連している各制御回路はＣＭＯ
Ｓ集積回路として構成され得るもので、その場合、不適
切な動作状態になるとＳＣＲランチングの問題を生じる
可能性がある。マイクロプロセッサ３６はスタンバイお
よびランの両動作モード期間中動作スる。アナログ・イ
ンタフェース・ユニツ）２０は両モードの期間中動作す
るが、またスタンバイ期間の低電力モード中に働くもの
でもよい。デジタル・ステレオ回路３０、適応型くシ形
フィルタ３４訟よびピクス・イン・ピクヌ・モジュー／
Ｉ／４４はラン動作モード中のみ動作する。従って、Ｓ
ＣＲラッチングの危険はこの発明によるメタン（２３） パイ／ラン組合せ電源を使用することによって避けるこ
とができる。マイクロプロセッサ３６は、他の制御回路
のオン、オフの切換えまたは低電力動作モードと高電力
動作モード間の切換えの作用を行なう。マイクロプロセ
ッサ３６は、筐た、調整済Ｂ十電源と水平偏向回路とを
、ラン動作モード中はターンオンし、スタンバイ動作モ
ード中はターンオフする役目も果す。その様な制御のタ
イ□ング・シーケンスについては、第３図（ａ）〜（ｅ
）を参照して詳細に説明する。

第２図において、スタンバイ電源４６は、たとえば主電
源であるＡＣ電源に結合された１次巻線Ｗｌと、ダイオ
ードＤＩ、Ｄ２、Ｄ３およびＤ４からなるブリッジ型全
波整流器に結合された２次巻線Ｗ２とを有する変圧器Ｔ
ｌを持っている。端子Ａに生ずる全波整流器の出力は大
きな蓄積および濾波用キャパシタＣ２に供給される。ラ
ン電源４８はフライバック変圧器Ｔ２の２次巻線Ｗ４に
結合されている。フライバック変圧器の１次巻線Ｗ３は
Ｂ十電圧訟よびスイッチ回路６４に結合されている。水
平偏向回路５４は、（２４） マイクロプロセッサ３６から受入れる制御信号に応じて
オン／オフ回路６０によってオン、オフされる。

ラン電源４８は、ダイオードＤ５と蓄積および濾波用キ
ャパシタＣ１を具えている。スイッチ回路６４中のスイ
ッチング・トランジスタがオフにされると、巻線Ｗ４中
のフライバック・パルスはゲートされてダイオードＤ５
を通過する。蓄積および濾波用キャパシタＣ１にエネル
ギが蓄積され、端子ＢにＤＣ電圧を発生させる。ダイオ
ードＤ６はスタンバイ動作期間中、端子Ａを端子Ｂから
分離する。

スタンバイ電源４６は、スタンバイ動作期間中は約＋６
ボルトのＤＣ電圧を発生するように構成されている。ラ
ン電源４８は、ランモード期間中は約＋８ボルトのＤＣ
電圧を供給するように構成されている。スタンバイ・モ
ード期間中ダイオードＤ６は逆バイアスされるので、端
子ＡからＢに電流が流れることはない。逆に、ランモー
ド期間中は、ダイオードＤ６は順バイアスされ、ダイオ
ードＤ３とＤ４が逆バイアスされることになる。このメ
カニズムによう、スタンバイ電圧源はスタンバイ・モー
（２５） ドの期間中ラン電源回路が負荷としてか！ることなしに
動作することができる。また、これによってラン電源は
、ラン動作モードの期間中変圧器Ｔｌが端子Ａから分離
されるので、スタンバイ電源にとって代ることができる
。従って、両電源の電圧は、互に加算されることも動作
上合成されることもない。両電源は、各動作モードの間
、事実上他方に関係なく電圧調整器を付勢する。

電圧調整器５２は、トランジスタ％、抵抗Ｒ１およびツ
ェナ・ダイオードＤ７を具え、直列調整器の形に構成さ
れている。トランジスタりのエミッタ電極に生じるこの
調整器の出力は＋５ボルトのレベルを有する調整済ＤＣ
電圧である。ツェナ・ダイオードＤ７によって決められ
るこの電圧レベルは、トランジスタＱ１のコレクタ電極
がスタンバイ電源４６またはラン電源４８の何れから電
流が供給されるかに関係なしに、同じである。

たとえば給電の中断期間中、両方の電源が共に非動作状
態になっても、キャパシタＣ１が放電し、続いてダイオ
ードＤ６が逆バイアスされた後はキヤ（２６） パシタＣ２が放電するので、調整器は成る時間電流を受
入れ続けることになる。これでマイクロプロセッサに対
して調整された電圧の供給がなされ、ＡＣ給電の中断に
応じてテレビジョン受像機の制御された順序正しい停止
がなされる。

トランジスタＱ１のエミッタにおける５ポルトのラン／
スタンバイ電圧は、たとえばマイクロプロセッサ３６の
ようなスタンバイおよびラン負荷と、たとえば適応型く
し形フィルタ２４であるランモードのみの負荷に結合さ
れる０この調整された電圧の供給は、筐た、キーボード
３８と赤外線遠隔制御受信器４０に結合されるものとし
て図示されている。

この赤外線制御受信器４０は遠隔制御ユニット６２の動
作に応答するものである。マイクロプロセッサ３６は、
スタンバイ・モード中動作し、たとえば発光ダイオード
ＬＥＤ工によって成る状態を表示することができる。発
光ダイオードは抵抗Ｒ２とＲ３およびトランジスタＯを
含む回路によって制御される。マイクロプロセッサ３６
は、データバス２９ヲ介して伝送される信号によって、
適応型くし形フイ（２７） ルタのオンとオフを、または低電力動作モードを高電力
動作モードとの間を、スイッチすることができる。

データバスによって相互接続されている各集積回路、特
にＣＭＯＳ集積回路は、スタンバイ・モード期間中、ラ
ンモード期間中およびＡＣ給電中断中、同じ調整済みの
ＤＣ電圧レベルを受入れる。

入力電圧の差によるＳＣＲラッチングの危険は事実上解
消する。更に、ラン動作モード期間中スタンバイ電源に
負荷を与える必要も実質的に除かれる。このスタンバイ
／ラン組合せ電源は最大の効率と信頼性を与える。

端子Ａにおける電圧レベルは第２図に示した回路に関係
している。第２図に示した各素子の値および第４．５図
に示した素子の値は、定格電圧レベルが１２０ポルト、
６０ＨｚのＡＣ主電源に列するものである。周波数が５
０Ｈｚで定格電圧レベルが２２０ボルトのＡＣ主電源の
場合には、上記とは異なる値の回路素子を用いることに
なろう。

このスタンバイ／ラン電源および制御回路を動（２８） 作させるタイミング・シーケンスが第３図（１）〜（ｅ
）に示されている。時点ｔｏではテレビジョン装置は主
電源からプラグが引抜かれていて完全に非動作状態にあ
る。時点ｔ）で、第３図（ａ）の如く、テレビジョン装
置のプラグが主電源に差込１れる。電流が供給されてキ
ャパシタＣ２が充電され、時点ｔ２で、未調整電圧は＋
６ボルトのレベルに達する。時点ｔ２とはｙ同じ時点に
、マイクロプロセッサ３６に調整された５ポルトの電圧
が供給され、第３図（イ）〉に示す如く、ターンオンさ
れる。装置の電力スイッチは第３図（Ｃ）に示す如く、
時点ｔ３で急転オン状態となる。これをマイクロプロセ
ッサ３６が検出して調整済Ｂ十電源５６を、次いで水平
偏向回路５４をターンオンする。この状態を第３図口）
に示す。これによって端子Ｂにラン電圧が発生し、これ
がダイオードＤ６を順バイアスして、端子Ａのスタンバ
イ電圧にとって代る。このラン電圧が、たとえば時点ｔ
５で確定したことをマイクロプロセッサが検出すると、
第３図（ｅ）に示すように、ラン制御回路がターンオン
サレる。従って、テレビジョン装置ハ（２９） 電力スイッチが時点ｔ６で急転オフされる１で充分に動
作状態にある。マイクロプロセッサはこれを検出し、時
点ｔ７でラン制御回路をターンオフし、次いで時点ｔ８
において水平偏向回路をターンオフする。キャパシタＣ
Ｉはこの時点ｔ８から放電を開始し、それによりダイオ
ードＤ６は再び逆バイアスされ、スタンバイ電圧電源は
端子Ａに６ポルトの未調整ＤＣ電圧を供給する。時点ｔ
９で、装置のプラグは主電源から引抜かれ、或いはＡＣ
給電が中断される。キャパシタＣ２が放電を始めるので
、マイクロプロセッサは装置の制御された停止操作を行
ない得るだけの電力を持っている。時点ｔｏｏでキャパ
シタＣ２は、マイクロプロセッサがＲ早動作り得ない点
咬で放電し、マイクロプロセッサは非動作状態となる。

キャパシタＣ２は、時点１＋＋で完全に放電し、テレビ
ジョン装置はＡＣ給電が再開される壕で完全に非動作状
態を続ける。

第４図に示した回路は多くの点で第２図に示した回路と
同様なものである。しかし、第４図の回路は、更に、ラ
ン電源電圧を検出してランモード（３０） 専用の制御回路を制御する個ア１」スイッチング回路を
示すと共に、ラン電圧源４８を生成するために■工ＰＵ
Ｒ電源中の変圧器Ｔ４を利用している切換モード型電源
５６の概略も例示している。スタンバイ動作期間中、Ｄ
Ｃ電圧源４６は、ブリッジ型全波整流器によジキャパシ
タＣ１２の両端間に＋８ポ１＆　）の定格未調整レベル
の電圧を発生させる。ダイオードＤ６はそれにより逆バ
イアスされるので、電圧調整器５２の一部を構成するト
ランジスタＱ１のコレクタに流入する電流はスタンバイ
電源４６だけから発生する。調整されたＤＣ電圧＋５ボ
ルトがキャパシタＣ４の両端間すなわち端子Ｃに発生す
る。スタンバイ・モード期間中、低電流駆動器であるト
ランジスタＱ３のエミッタは、ツェナ・ダイオードＤ７
によって約５．６ボルトの電位に保たれている。

抵抗Ｒ，６とＲ７で構成された抵抗分圧器は、トランジ
スタＱ、３のベースがスタンバイ動作中は約＋５ポルト
會たはそれより僅かに低い電位にあってトランジスタ％
がターンオンされることになるように、その分圧比が選
ばれている。スタンバイ期間にト（３ＬＩ＋） ランジスタＱ３のコレクタに年えられる電圧はトランジ
スタＱ４をターンオンするに充分な大きさであり１それ
によシトランジスタＱ４のコレｙｐを接地電位に引張力
込む。これは、論理ＬＯ倍信号等価テする。上記の動作
は、筐たトランジスタＱ２のベースも接地電位に引張シ
込み、トランジスタＱ２ヲオフ状態に保つ。マイクロプ
ロセッサ（第４図には示されていない）によってランモ
ードが設定されると、ラン電圧電源４Ｂは定格レベルが
＋１０ボルトのＤＣ供給電圧を発生する。このレベルは
充分にダイオードＤ６を順バイアスできる値である。抵
抗Ｒ６とＲ７は、また、端子Ａの電圧が約１０ボルトに
上昇するとトランジスタＱ３のベース電圧もそのエミッ
タ・ベース接合を充分逆バイアスするように増大してト
ランジスタＱ３をターンオフさせるように、その分圧比
が選ばれている。トランジスタＱ３がオフになるとトラ
ンジスタＱ４もオフになる。トランジスタＱ４がターン
オフすると、そのコレクタ４ｄＨ１となり、マイクロプ
ロセッサを除く全集積回路に対するリセットパルスを発
生する。この動作（３２） は、またトランジスタＱ２のベース電圧を上昇させ、同
トランジスタはオンとなう、ランモード専用制御回路に
対する調整されたＤＣ電圧を供給する。

ダイオードＤ３とＤ４は逆バイアスされ、電圧調整器は
実質的にラン電源４８によってのみ付勢される。

トランジスタＱ２のエミッタ電圧は事実上狛端子Ｃの電
圧に等しく、ＳＣＲラッチング発生の危険性を排除でき
る。

個別回路素子を使ったまた別の制御回路が第５図に示さ
れてお・す、この回路も２レベルのスタンバイ電圧を発
生する。この個別素子型制御回路は、ＡＣ電力が中断し
たとき出来るだけ多量の電力をマイクロプロセッサに転
流させてテレビジョン装置の制御された停止操作を行な
わせ得るように、ＡＣ電力の中断に応答してランモード
専用制御回路をターンオフする。スタンバイ電源４６は
、端子Ａに、約＋２０ボルトのレベルの未調整ＤＣ電圧
を発生する。ラン電源４８は、動作時、約＋２２ポルト
の未調整ＤＣ電圧を発生する。ダイオードＤ６はスタン
バイ期間中は逆バイアスされている。トラン（３３） ジスタＱ６は直列型調整器として動作して、そのエミッ
タ電極に＋１８ボルトのスタンバイ電圧を生成する。こ
のレベルはツェナ・ダイオードＤ９によって決められる
。トランジスタＱｌはそのコレクタに１８ポルトのスタ
ンバイ電圧が与えられ、第２の直列型調整器として働き
、エミッタ電極は＋５ボルトのスタンバイ電圧を供給す
る。このレベルはツェナ・ダイオードＤ７によって設定
される。

トランジスタＱ４のエミッタ電極には、ツェナ・ダイオ
ードＤ７によって決められる５、６ポ／Ｌ／　）のレベ
ルの電圧が印加されている。抵抗Ｒ１６とＲ１７は、ト
ランジスタＱ４のベースを、そのエミッタ・ベース接合
ヲ逆バイアスしてトランジスタＱ、４ヲオフ状態に維持
できる充分高いレベルに保つように、その分圧比が選ば
れている。トランジスタＱ４がオフであればトランジス
タＱ、５もオフ、トランジスタＱはオンで、ラン動作モ
ード期間中切換制御回路に調整済ＤＣ電圧を供給する。

このラン電圧電源は、第４図の回路においてはそうであ
ったような、第５図の個別素子型の制御（３４） 回路に対する制御入力を構成するものではない。

もしテレビジョン装置が、そのプラグを主電源から抜き
取りまたは何かの理由でＡＣ電力が無くなったとすると
、トランジスタＱ４のベース電圧ハ低下してトランジス
タＱ４はオンになる。トランジスタＱ４がオン状態にな
ると、トランジスタＱ５もターンオンしてトランジスタ
％はそのベースが接地電位に引張ル込１れてオフになる
。トランジスタ勉がオフになれば切換型ランモード専用
制御回路はオフになる。スタンバイ負荷は一般に高イン
ピーダンス負荷である。従って、ＡＣ給電の中断中キャ
パシタＣ２１と０２２が放電して電力を供給する際、そ
の電力の大部分はトランジスタりのエミッタにおける５
ポ／ｌ／）のスタンバイ電源に送られる。

この電力でマイクロプロセッサが動作する。これによっ
て、マイクロプロセッサが装置の制御された停止操作を
行なうために利用できる時間が長くなる。スタンバイ電
圧および切換えられたラン電圧が有るか無いかは、第５
図には図示されていないマイクロプロセッサによって検
知することかで（３５） き、それをたとえば水平偏向回路５４の動作制御に利用
してラン電源をオンおよびオフさせることができる。

第６図には、スイッチＳ１が接地されていることによ勺
トランジスタＱでオフ状態にされている集積回路工Ｃ２
に接続された集積回路工Ｃ１が示されている。通常、Ｒ
２０の抵抗値が小さいとすれば、充分な電圧と電流とが
矢印Ａを付けた電流路を通じて工Ｃ２の入力に流入して
、ＳＣＲランチを起こすことにきる。トランジスタＱ７
（これは第４図のトランジスタ咽に相当する）としてＮ
ＰＮ形を使用することによシ、矢印Ｂを付けた電流路は
開路となる。電流が流れることのできる帰路がなければ
ＳＣＲラッチが起生ずることは無、い。

この発明によるスタンバイ／ラン電源および制御回路は
、特に相互接続されたＣＭＯＳ集積回路に対して、その
動作の信頼性を高め、かつテレビジョン装置を経済的に
構成できるようにする。このスタンバイ／ラン電源は、
また、ＡＣ給電の中断期間中利用できる残存電力を最大
にしてマイク（３６） ロプロセッサがテレビジョン装置の制御された停止操作
を容易に行なうことができるようにしている０

【図面の簡単な説明】

第１図はこの発明による一例スタンバイ／ラン電源およ
び制御回路を具えたテレビジョン装置のブロック図、第
２図はこの発明によるスタンバイ／ラン電源および制御
回路の第１実施例の一部ブロックで示す回路図、第３図
匹）〜（ｅ）は第２図に示した回路の動作説明のための
総合タイミング図、第４図は制御回路用のスタンバイ／
ラン電源でラン電圧のスイッチング回路を含むものにま
た別の実施例の回路図、第５図は制御回路用のスタンバ
イ／ラン電源で２個の調整済スタンバイ電圧電源と切換
ラン電圧電源と含むもの＼更に別の実施例の回路図、第
６図は切換型制御回路を制御するためのＮＰＮ）ランジ
ヌタ・スイッチの使用を示す回路図である。 １０・・・テレビジョン装置、１２・・・チューナ、２
２・・・ビデオ処理回路、２８・・・映像管、２０゜（
３７） ２４．３０．３６および４４・・・相互接続された複数
のＣＭＯＳ集積回路、２４・・・ランモード中のみ働く
集積回路、３６・・・スタンバイおよびランの開動作モ
ードで働く集積回路、４６・・・スタンバイＤ　Ｃ？［
ｊ圧を発生する手段、４８・・・コンＤＣ電圧を発生す
る手段、５２・・・調整手段、Ｃ１・・・第１のエネル
ギ□蓄積装置、Ｃ２・・・第２のエネルギ蓄積装置。 特許出Ｈ人　　）ムソン　コンシュー７エレクトロニク
スインコーボレーテツド

Claims (4)

【特許請求の範囲】
1. （１）テレビジョン装置がＡＣ電源に結合されていると
   きスタンバイＤＣ電圧電源を形成する手段と、ランＤＣ
   電圧電源を形成する手段と、 スタンバイ動作モードとラン動作モードの双方において
   活性状態を呈する少なくとも１個のＣＭＯＳ集積回路と
   、上記ラン動作モードのときのみ活性状態を呈する少な
   くとも１個のＣＭＯＳ集積回路とを含む複数個の相互接
   続されたＣＭＯＳ集積回路と、 上記スタンバイＤＣ電圧電源とランＤＣ電圧電源との双
   方に結合され、未調整電圧である上記スタンバイおよび
   ラン電圧電源の何れかの出力から調整済の供給電圧を発
   生させ、上記相互接続されたＣＭＯＳ集積回路を実質的
   に同じ供給電圧レベルで付勢する調整手段と、 を具備して成るテレビジョン装置用のスタンバイ／ラン
   組合せ電源と制御回路。
2. （２）第１のエネルギ蓄積装置を有し、テレビジョン装
   置がＡＣ電源に結合されているときにスタンバイＤＣ電
   圧電源を形成する手段と、 第２のエネルギ蓄積装置を含み、ランＤＣ電圧電源を形
   成するスイッチされる手段と、 少なくとも１つのスイッチされる制御回路と、上記１つ
   のスイッチされる制御回路と相互接続され、スタンバイ
   動作モードおよびラン動作モードの双方の期間中動作し
   てそのラン動作モードとスタンバイ動作モードのそれぞ
   れの期間に上記ラン電圧電源を形成する手段と上記１つ
   のスイッチされる制御回路との双方をそれぞれ可動化お
   よび非可動化するようにされた、少なくとも１つのスイ
   ッチされない制御回路と、 上記スタンバイ電圧電源とラン電圧電源との双方に結合
   されていて、上記スタンバイ電圧電源とラン電圧電源の
   何れかから、上記１つのスイッチされない制御回路と必
   要に応じ上記スイッチされる制御回路とを上記スタンバ
   イ動作モードおよびラン動作モードの期間およびＡＣ給
   電の中断期間中実質的に同じ供給電圧レベルに付勢する
   調整された出力電圧を、上記第１と第２のエネルギ蓄積
   装置が放電し続けかつ上記１つのスイッチされない制御
   回路が上記１つのスイッチされる制御回路と上記ラン電
   圧電源とをターンオフさせるに足る時間に亘つて発生す
   る調整手段と、 を具備して成るテレビジョン装置用のスタンバイ／ラン
   電源および制御回路。
3. （３）スタンバイ動作モード期間中供給されるＤＣ電圧
   のスイッチされない電源およびラン動作モードの期間中
   のみ供給されるＤＣ電圧のスイッチされる電源と、 上記両ＤＣ電圧電源に結合された入力と、上記スタンバ
   イ動作モード期間中は第１の電力レベルでまた上記ラン
   動作モード期間中は第２の電力レベルで調整されたＤＣ
   電圧を供給する出力とを有する電圧調整器と、 相互に接続されかつ上記調整された電圧出力に結合され
   た、スイッチされる制御回路およびスイッチされない制
   御回路と、 上記ラン動作モードにおいて上記スイッチされない電源
   を上記電圧調整器から分離する手段と、を具備し、 上記スイッチされない制御回路は上記スタンバイ・モー
   ドにおいて上記スイッチされない電源により付勢され、
   また上記スイッチされない制御回路とスイッチされる制
   御回路とは共に上記ランモードにおいて上記スイッチさ
   れる電源によつて付勢されるものである、 テレビジョン装置用のスタンバイ／ラン電源。
4. （４）スタンバイ動作モードの期間中供給されるＤＣ電
   圧のスイッチされない電源とラン動作モードの期間中の
   み供給されるＤＣ電圧のスイッチされる電源と、 上記両ＤＣ電圧電源に結合された１つの入力と、上記ス
   タンバイおよびランの両モードにおいて互に接続された
   スイッチされるデジタル制御回路とスイッチされないデ
   ジタル制御回路の双方に同一電圧レベルの調整されたＤ
   Ｃ電圧を供給する１つの出力とを有する電圧調整器と、 上記のスタンバイ・モードにおいて、上記スイッチされ
   る電源を上記電圧調整器から分離する手段と、 上記のランモードにおいて、上記スイッチされない電源
   を上記電圧調整器から分離する手段と、を具備して成る
   テレビジョン装置の制御回路用のスタンバイ／ラン電源
   。