JPH0388443A - 同期ずれ信号の自己修正方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、送信側で通信データに乱数による処理を施し
て送信し、受信側で受信信号に前記乱数と同一の乱数に
よる逆処理を施して通信データを復元するように構成さ
れた通信方式の同期ずれを監視し、信号に同期ずれが生
じた場合番こは、このずれを自動的に検出すると共に、
自動的に修正する同期ずれ信号の自己修正方式ｔこ関す
るものである。

〔従来の技術〕

送信側で通信データに乱数による処理を施して送信し、
受信側で受信信号に前記乱数と同一の乱数による逆処理
を施して通信データを復元するように構成された通信方
式の信号の同期が外れた場合、再同期を得るには、■同
期監視信号による外れ検出、■再同期要求信号の送出、
■同期信号の再送出、等の手順を自動的に経て行ってい
るのが普通である。

〔発明が解決しようとする課題〕

しかしながら、一般には同期監視信号の分散配置や伝送
信号フォーマットおよび伝送速度等に関連して再同期確
立までに数秒或いはそれ以上のオーダの時間が必要であ
り、この間の伝送情報は総て欠落する問題があり、これ
を最小限に留めることが、通信における通信能力の向上
のために必要である。

この問題の改善には、同期監視信号そのものの保持する
性質を適切に選定し、自動的に自己修正させることが望
ましい。

従来、同期監視信号のビットパターンは、単に同期が正
常かどうかのチエツクに使用されているが、同期判定方
法と同期監視信号のビットパタンの選択を適切に行えば
、自動的に同期修正能力を与えことができる。その条件
は、 ■従来と同様に、同期外れが検出できること、■同期監
視信号のビットパターンの１ビットのずれが明確に判定
できること、 ■ビットずれの極性を判定できること、である。

この条件を具備した同期監視信号によれば、ヒツトずれ
の極性（方向）をも検出し得るから、ずれを生じている
場合、どの方向に何ビット修正すれば良いかを知ること
ができる。

そこで、本発明は、上記した従来技術における問題点を
解消すべく創案されたもので、同期監視信号の一致ビッ
ト数検出処理を考慮した鋭いビットずれ検出特性を示す
信号を使用し、もって同期のずれの確実な検出を達成す
ると共に、素早いずれ修正動作を達成することを目的と
する。

〔課題を解決するための手段〕

上記目的を達成する本発明の手段は、 送信側で通信データに乱数による処理を施して送信し、
受信側で受信信号に前記乱数と同一の乱数による逆処理
を施して通信データを復元するように構成された通信方
式であること、 人力された同期監視信号としてのＭ系列等の、同期外れ
を検出でき、かつこの同期監視信号のビットパターンの
１ビットのずれを明確に判別できる特性を持った同期監
視信号であること、この同期監視信号のビットパターン
を、予め記憶されている同期監視信号と同一ビットパタ
ーンを持つ基準ビットパターンと比較すること、この比
較により得られた出力一致ビット数と、予め設定されて
いるしきい値との大小関係を検出すること、 この出力一致ビット数がしきい値よりも大きい場合には
、同期ずれ無しと判断すること、反対に出力一致ビット
数がしきい値よりも小さい場合には、同期ずれ有りと判
断すること、同期ずれ有りと判断した場合には、直ちに
基準ビットパターンを高速でシフトさせて、ずれビット
数および極性を検出すること、 次いでこの検出したずれビット数だけ検出極性方向に乱
数発生器をシフトさせること、 にある。

〔作用〕

送信側で通信データに乱数による処理を施して送信し、
受信側で受信信号に前記乱数と同一の乱数による逆処理
を施して通信データを復元するように構成された通信方
式における信号のフォーマットは、例えば第２図に示し
た形態である。すなわち、受信信号Ｓは、データ信号Ｓ
２と同期監視信号Ｓ３とフレーム同期信号Ｓ１とが連続
した構成となっている。

通常、この受信信号Ｓは、モデムから整形された形のビ
ットパルスとしての波形であるので、既に受信系として
信号検出処理を済ませたものである。従って、ビットパ
ターンの一致状況の検出を行うのが適当である。同期監
視信号Ｓ３を使って同期外れが検出でき、またビットパ
ターンを１ビットのずれが明確に判別できるＭ系列等の
信号を使用して、同期監視信号Ｓ３のビットのずれの有
無を、受信信号Ｓの同期監視信号Ｓ３のビットパターン
と予め記憶されている同期監視信号Ｓ３と同一ビットパ
ターンを持つ基準ビットパターンとを突き合わせること
により検出する。

すなわち、同期監視信号Ｓ３のビットパターンと基準ビ
ットパターンとは、本来全く同じものであるので、同期
監視信、１１．３３に同期ずれがないのであれば、同期
監視信号Ｓ、の各ビットと基準ビットパターンの各ビッ
トとは、その出力が完全に一致することになるのに対し
て、同期監視信号Ｓ３に同期ずれが生じている場合には
、同期監視信号Ｓ３の各ビットと基準ビットパターンの
各ビットとの間には、必ず出力の一致しないものが生し
る。

そこで、同期監視信号Ｓ３として、同期が１ビットでも
ずれると、出力の一致するビット数が極端に減少する信
号を使用し、同期監視信号Ｓ、と基準ビットパターンと
の突き合わせ結果の出力一致ビット数の値により、受信
信号Ｓの同期ずれの有無を判断することができる。受信
信号Ｓの同期は、フレーム同期信号Ｓ１により引き込ま
れるが、乱数同期が採れているかどうかの保証はないこ
とに注意しなければならない。

この受信信号Ｓの同期ずれの有無の判断に際して、同期
監視信号Ｓ３の全ビットが一致した状態に対応する出力
値を判断基準としたのでは、例え全ビットの出力が一致
したとしても、外乱等の影響により出力値が低下する場
合に対応できないので、外乱等の影響を考慮して、全ビ
ットが一致した状態に対応する出力値よりも小さいが、
１ビットでも同期ずれが発生した場合に対応する出力値
よりも充分に大きい出力値をしきい値として予め設定し
、出力一致ビット数とこのしきい値との大小を比較して
同期ずれの有無を判断する。

しきい値が上記のように設定されているので、出力一致
ビット数がしきい値よりも大きい場合には、受信信号Ｓ
の乱数同期ずれはなく、反対に出力一致ビット数がしき
い値よりも小さい場合は、受信信号Ｓに乱数の同期ずれ
が発生していると簡単に判断できる。

同期ずれ有りと判断した場合は、出力一致ビット数の出
力変化を見ながら、この出力一致ビット数の出力がしき
い値を越える位置まで、ただちに基準ビットパターンを
高速で１ビットづつシフトさせる。この出力一致ビット
数の出力がしきい値を越える位置までのシフトにより、
同期ずれビット数を知ることができると共に、この検出
された同期ずれビット数の値と、同期監視信号Ｓ、の全
ビット数とから、同期すれの極性および修正ビット数が
決定される。

同期ずれの極性決定は、同期ずれ修正のためのシフト数
を少なくし、もって同期ずれ修正作業時間をできる限り
短くするためである。

このようにして決定された同期ずれの極性と修正ビット
数とに従って、乱数発生器をシフトさせることにより、
乱数発生器を同期のずれた受信信号Ｓに強制的に同期さ
せることができ、これによりデータ信号Ｓ２の正確な復
号が達成できる。

このようにして、一つの受信信号Ｓの同期ずれを修正し
ての復号が終了したならば、乱数発生器および基準ビッ
トパターンのシフト位置を基の位置に復帰させ、次の受
信信号Ｓに対して同じ処理を行う。

〔実施例〕

以下、本発明の一実施例を、図面を参照して説＝９ 明する。

第１図は、本発明方法を実施するための具体的な回路構
成の一例を示すもので、図中１は、秘匿通信設備の主シ
フトレジスタ、２は乱数発生器６と組合さって秘匿信号
を復号する復号器、３は主シフトレジスタ１に入力され
た同期監視信号のヒツトパターンとずれ検出シフトレジ
スタ４に記憶されている塾準ビットパターンとを突き合
わセ゛（両者の一致を検出する一致検出回路、５は一致
検出回路３からの一致判別信号の入力により作動する高
速クロックパルス発生器である。

主シフトレジスタＩに受信信号Ｓの同期監視信号Ｓ３が
入力されると、この同期監視信号Ｓ３のビットパタ−ン
と、ずれ検出シフトレジスタ４に記憶されている基準ビ
ットパターンとが、−数構出回路３で照合され、同期監
視信号Ｓ３のビットパターンと基準ビットパターンとの
出力一致ビット数としきい値との大小関係が判断される
。

同期監視信号Ｓ３のビットパターンと基準ビットパター
ンとの出力一致ビット数に対応する出力値０ が、予め設定されたしきい値よりも大きい場合には、同
期監視信号Ｓ３にずれ無しと判断し、受信信号Ｓをその
まま復号処理する。

同期監視信号Ｓ３のビットパターンと基準ビットパター
ンとの出力一致ビット数に対応する出力値が、しきい値
よりも小さい場合には、−数構出回路３から高速クロッ
クパルス発生器５に動作開始信号が出力され、この高速
クロックパルス発生器５からの高速クロックパルスによ
りずれ検出シフトレジスタ４の基準ビットパターンを、
−数構出回路３での出力一致ビット数に対応する出力値
がしきい値よりも大きくなるまで一つづつ高速シフトさ
せると共に、そのシフト数を計数する。

出力一致ビット数出力がしきい値よりも大きくなったな
らば、高速クロックパルス発生器５の動作を停止させる
と共に、計数したシフト数と同期監視信号Ｓ３のビット
数との関係から、シフトする極性を決定すると共に、修
正シフト数を、決定し、修正シフト数だけ決定極性方向
に乱数発生器６をシフトさせ、乱数発生器６を受信信号
Ｓに同期させ、受信信号Ｓの復号動作を行う。

第３図に、−例として同期監視信号Ｓ３をＭ系列の（４
，１）系列を選ぶと、全ビット数が３１であるので、同
期ずれかない場合には、出力一致ビット数は１５となる
のに対して、１ビットでも同期ずれがあると、出力一致
ビット数は７に減少する。

そこで、外乱、ノイズ等の影響を考慮してしきい値をＩ
■程度に設定することにより、同期監視信号Ｓ３に１ビ
ットでも同期ずれが有ると、その出力ー致ビット数はし
きい値を越えることがなく、同期監視信号Ｓ３に同期ず
れが無い場合にだけ、出力ー致ビット数がしきい値を越
えることになる。第３図から判るように、ずれている時
は、本来あるべき尖頭値の位置に対し、高速シフトで再
び尖頭値が現れるまでの位置を検出して、ずれとその極
性を知ることができる。

本実施例では、説明の便宜上、受信信号Ｓの中に同期監
視信号Ｓ３が集中配置されている場合を例に説明したが
、同期監視信号Ｓ３が受信信号Ｓの中に分散配置されて
いても、それを集めてくれば、集中配置の処理方法と何
ら変わりはない。ただ、余計に時間がかかるだけである
。従って、何ら適用箇所を制限するものではない。

〔発明の効果〕

本発明は、上記した構成となっているので、以下に示す
効果を奏する。

Ｍ系列等の同期外れが検出でき、かつ同期監視信号のビ
ットパターンの１ビットのずれを明確に判断できる同期
監視信号の、基準ビットパターンとの出力一致ビット数
の、予め設定されたしきい値との大小関係により、同期
ずれの有無を検出するので、同期ずれ検出処理が極めて
簡単であり、同期監視信号の保有する性質からして、同
期ずれの検出を確実にかつ正確に達成できる。

同期ずれの修正は、計数された同期ずれビット数から得
られる極性に従って修正シフト数だけ乱数発生器をシフ
トさせるだけであるので、その同期ずれ修正処理が簡単
であり、これにより同期ずれ修正を確実にかつせいかく
達成することができる。

３ 同期ずれビット数の計数は、高速クロンクパルスによる
シフトで達成され、かつシフト数の少ない極性に選定さ
れるので、同期ずれ修正が極めて短時間に達成でき、こ
れにより通信における通信能力の大幅な向上を得ること
ができる。

【図面の簡単な説明】

第１図は、本発明方式を実施する具体的な電気回路構成
の一例を示すブロック図である。 第２図は、受信信号のツメ−マットの構成例を示す説明
図である。 第３図は、（４，１）系列の出力一致ビット数特性を示
す線図である。 符号の説明 １；主シフトレジスタ、２；復号器、３；−数構出回路
、４；ずれ検出シフトレジスタ、５；高速クロックパル
ス発生器、６；乱数発生器、Ｓ；受信信号、Ｓ、；フレ
ーム同期信号、Ｓ２；データ信号、Ｓ３；同期監視信号
。 ４

Claims (1)

【特許請求の範囲】
1. （１）送信側で通信データに乱数による処理を施して送
   信し、受信側で受信信号に前記乱数と同一の乱数による
   逆処理を施して通信データを復元するように構成された
   通信方式において、入力された同期監視信号としてのＭ
   系列等の同期外れが検出でき、かつ該同期監視信号のビ
   ットパターンの１ビットのずれが明確に判別できる特性
   を持った前記同期監視信号のビットパターンを、予め記
   憶されている前記同期監視信号と同一ビットパターンを
   持つ基準ビットパターンと比較して設定されたしきい値
   に対する出力一致ビット数の大小を検出し、該出力一致
   ビット数がしきい値よりも大きい場合には同期ずれ無し
   と判断し、出力一致ビット数がしきい値よりも小さい場
   合には同期ずれ有りと判断して、直ちに基準ビットパタ
   ーンを高速でシフトさせてずれビット数および極性を検
   出し、該検出したずれビット数だけ検出極性方向に乱数
   発生器をシフトさせる同期ずれ信号の自己修正方式。