JP2693239B2 - 同期ずれ信号の自己修正方式 - Google Patents
同期ずれ信号の自己修正方式Info
- Publication number
- JP2693239B2 JP2693239B2 JP1224122A JP22412289A JP2693239B2 JP 2693239 B2 JP2693239 B2 JP 2693239B2 JP 1224122 A JP1224122 A JP 1224122A JP 22412289 A JP22412289 A JP 22412289A JP 2693239 B2 JP2693239 B2 JP 2693239B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- signal
- deviation
- bit
- bit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、送信側で通信データに乱数による処理を施
して送信し、受信側で受信信号に前記乱数と同一の乱数
による逆処理を施して通信データを復元するように構成
された通信方式の同期ずれを監視し、信号に同期ずれが
生じた場合には、このずれを自動的に検出すると共に、
自動的に修正する同期ずれ信号の自己修正方式に関する
ものである。
して送信し、受信側で受信信号に前記乱数と同一の乱数
による逆処理を施して通信データを復元するように構成
された通信方式の同期ずれを監視し、信号に同期ずれが
生じた場合には、このずれを自動的に検出すると共に、
自動的に修正する同期ずれ信号の自己修正方式に関する
ものである。
送信側で通信データに乱数による処理を施して送信
し、受信側で受信信号に前記乱数と同一の乱数による逆
処理を施して通信データを復元するように構成された通
信方式の信号の同期が外れた場合、再同期を得るには、
同期監視信号による外れ検出、再同期要求信号の送
出、同期信号の再送出、等の手順を自動的に経て行っ
ているのが普通である。
し、受信側で受信信号に前記乱数と同一の乱数による逆
処理を施して通信データを復元するように構成された通
信方式の信号の同期が外れた場合、再同期を得るには、
同期監視信号による外れ検出、再同期要求信号の送
出、同期信号の再送出、等の手順を自動的に経て行っ
ているのが普通である。
しかしながら、一般には同期監視信号の分散配置や伝
送信号フォーマットおよび伝送速度等に関連して再同期
確立までに数秒或いはそれ以上のオーダの時間が必要で
あり、この間の伝送情報は総て欠落する問題があり、こ
れを最小限に留めることが、通信における通信能力の向
上のために必要である。
送信号フォーマットおよび伝送速度等に関連して再同期
確立までに数秒或いはそれ以上のオーダの時間が必要で
あり、この間の伝送情報は総て欠落する問題があり、こ
れを最小限に留めることが、通信における通信能力の向
上のために必要である。
この問題の改善には、同期監視信号そのものの保持す
る性質を適切に選定し、自動的に自己修正させることが
望ましい。
る性質を適切に選定し、自動的に自己修正させることが
望ましい。
従来、同期監視信号のビットパターンは、単に同期が
正常かどうかのチェックに使用されているが、同期判定
方法と同期監視信号のビットパターンの選択を適切に行
えば、自動的に同期修正能力を与えることができる。そ
の条件は、 従来と同様に、同期外れが検出ができること、 同期監視信号のビットパターンの１ビットのずれが明
確に判定できること、 ビットずれの極性を判定できること、 である。
正常かどうかのチェックに使用されているが、同期判定
方法と同期監視信号のビットパターンの選択を適切に行
えば、自動的に同期修正能力を与えることができる。そ
の条件は、 従来と同様に、同期外れが検出ができること、 同期監視信号のビットパターンの１ビットのずれが明
確に判定できること、 ビットずれの極性を判定できること、 である。
この条件を具備した同期監視信号によれば、ビットず
れの極性（方向）をも検出し得るから、ずれを生じてい
る場合、どの方向に何ビット修正すれば良いかを知るこ
とができる。
れの極性（方向）をも検出し得るから、ずれを生じてい
る場合、どの方向に何ビット修正すれば良いかを知るこ
とができる。
そこで、本発明は、上記した従来技術における問題点
を解消すべく創案されたもので、同期監視信号の一致ビ
ット数検出処理を考慮した鋭いビットずれ検出特性を示
す信号を使用し、もって同期のずれの確実な検出を達成
すると共に、素早いずれ修正動作を達成することを目的
とする。
を解消すべく創案されたもので、同期監視信号の一致ビ
ット数検出処理を考慮した鋭いビットずれ検出特性を示
す信号を使用し、もって同期のずれの確実な検出を達成
すると共に、素早いずれ修正動作を達成することを目的
とする。
上記目的を達成する本発明の手段は、 送信側で通信データに乱数による処理を施して送信し、
受信側で受信信号に前記乱数と同一の乱数による逆処理
を施して通信データを復元するように構成された通信方
式であること、 入力された同期監視信号としてのＭ系列等の、同期外れ
を検出でき、かつこの同期監視信号のビットパターンの
１ビットのずれを明確に判別できる特性を持った同期監
視信号であること、 この同期監視信号のビットパターンを、予め記憶されて
いる同期監視信号と同一ビントパターンを持つ基準ビッ
トパターンと比較すること、 この比較により得られた出力一致ビット数と、予め設定
されているしきい値との大小関係を検出すること、 この出力一致ビット数がしきい値よりも大きい場合に
は、同期ずれ無しと判断すること、 反対に出力一致ビット数がしきい値よりも小さい場合に
は、同期ずれ有りと判断すること、 同期ずれ有りと判断した場合には、直ちに基準ビットパ
ターンを高速でシフトさせて、ずれビット数および極性
を検出すること、 次いでこの検出したずれビット数だけ検出極性方向に乱
数発生器をシフトさせること、 にある。
受信側で受信信号に前記乱数と同一の乱数による逆処理
を施して通信データを復元するように構成された通信方
式であること、 入力された同期監視信号としてのＭ系列等の、同期外れ
を検出でき、かつこの同期監視信号のビットパターンの
１ビットのずれを明確に判別できる特性を持った同期監
視信号であること、 この同期監視信号のビットパターンを、予め記憶されて
いる同期監視信号と同一ビントパターンを持つ基準ビッ
トパターンと比較すること、 この比較により得られた出力一致ビット数と、予め設定
されているしきい値との大小関係を検出すること、 この出力一致ビット数がしきい値よりも大きい場合に
は、同期ずれ無しと判断すること、 反対に出力一致ビット数がしきい値よりも小さい場合に
は、同期ずれ有りと判断すること、 同期ずれ有りと判断した場合には、直ちに基準ビットパ
ターンを高速でシフトさせて、ずれビット数および極性
を検出すること、 次いでこの検出したずれビット数だけ検出極性方向に乱
数発生器をシフトさせること、 にある。
送信側で通信データに乱数による処理を施して送信
し、受信側で受信信号に前記乱数と同一の乱数による逆
処理を施して通信データを復元するように構成された通
信方式における信号のフォーマットは、例えば第２図に
示した形態である。すなわち、受信信号Ｓは、データ信
号S2と同期監視信号S3とフレーム同期信号S1とが連続し
た構成となっている。
し、受信側で受信信号に前記乱数と同一の乱数による逆
処理を施して通信データを復元するように構成された通
信方式における信号のフォーマットは、例えば第２図に
示した形態である。すなわち、受信信号Ｓは、データ信
号S2と同期監視信号S3とフレーム同期信号S1とが連続し
た構成となっている。
通常、この受信信号Ｓは、モデムから整形された形の
ビットパルスとしての波形であるので、既に受信系とし
て信号検出処理を済ませたものである。従って、ビット
パターンの一致状況の検出を行うのが適当である。同期
監視信号S3を使って同期外れが検出でき、またビットパ
ターンを１ビットのずれが明確に判別できるＭ系列等の
信号を使用して、同期監視信号S3のビットのずれの有無
を、受信信号Ｓの同期監視信号S3のビットパターンと予
め記憶されている同期監視信号S3と同一ビットパターン
を持つ基準ビットパターンとを突き合わせることにより
検出する。
ビットパルスとしての波形であるので、既に受信系とし
て信号検出処理を済ませたものである。従って、ビット
パターンの一致状況の検出を行うのが適当である。同期
監視信号S3を使って同期外れが検出でき、またビットパ
ターンを１ビットのずれが明確に判別できるＭ系列等の
信号を使用して、同期監視信号S3のビットのずれの有無
を、受信信号Ｓの同期監視信号S3のビットパターンと予
め記憶されている同期監視信号S3と同一ビットパターン
を持つ基準ビットパターンとを突き合わせることにより
検出する。
すなわち、同期監視信号S3のビットパターンと基準ビ
ットパターンとは、本来全く同じものであるので、同期
監視信号S3に同期ずれがないのであれば、同期監視信号
S3の各ビットと基準ビットパターンの各ビットとは、そ
の出力が完全に一致することになるのに対して、同期監
視信号S3に同期ずれが生じている場合には、同期監視信
号S3の各ビットと基準ビットパターンの各ビットとの間
には、必ず出力の一致しないものが生じる。
ットパターンとは、本来全く同じものであるので、同期
監視信号S3に同期ずれがないのであれば、同期監視信号
S3の各ビットと基準ビットパターンの各ビットとは、そ
の出力が完全に一致することになるのに対して、同期監
視信号S3に同期ずれが生じている場合には、同期監視信
号S3の各ビットと基準ビットパターンの各ビットとの間
には、必ず出力の一致しないものが生じる。
そこで、同期監視信号S3として、同期が１ビットでも
ずれると、出力の一致するビット数が極端に減少する信
号を使用し、同期監視信号S3と基準ビットパターンとの
突き合わせ結果の出力一致ビット数の値により、受信信
号Ｓの同期ずれの有無を判断することができる。受信信
号Ｓの同期は、フレーム同期信号S1により引き込まれる
が、乱数同期が採れているかどうかの保証はないことに
注意しなければならない。
ずれると、出力の一致するビット数が極端に減少する信
号を使用し、同期監視信号S3と基準ビットパターンとの
突き合わせ結果の出力一致ビット数の値により、受信信
号Ｓの同期ずれの有無を判断することができる。受信信
号Ｓの同期は、フレーム同期信号S1により引き込まれる
が、乱数同期が採れているかどうかの保証はないことに
注意しなければならない。
この受信信号Ｓの同期ずれの有無の判断に際して、同
期監視信号S3の全ビットが一致した状態に対応する出力
値を判断基準としたのでは、例え全ビットの出力が一致
したとしても、外乱等の影響による出力値が低下する場
合に対応できないので、外乱等の影響を考慮して、全ビ
ットが一致した状態に対応する出力値よりも小さいが、
１ビットでも同期ずれが発生した場合に対応する出力値
よりも充分に大きい出力値をしきい値として予め設定
し、出力一致ビット数とこのしきい値との大小を比較し
て同期ずれの有無を判断する。
期監視信号S3の全ビットが一致した状態に対応する出力
値を判断基準としたのでは、例え全ビットの出力が一致
したとしても、外乱等の影響による出力値が低下する場
合に対応できないので、外乱等の影響を考慮して、全ビ
ットが一致した状態に対応する出力値よりも小さいが、
１ビットでも同期ずれが発生した場合に対応する出力値
よりも充分に大きい出力値をしきい値として予め設定
し、出力一致ビット数とこのしきい値との大小を比較し
て同期ずれの有無を判断する。
しきい値が上記のように設定されているので、出力一
致ビット数がしきい値よりも大きい場合には、受信信号
Ｓの乱数同期ずれはなく、反対に出力一致ビット数がし
きい値よりも小さい場合は、受信信号Ｓに乱数の同期ず
れが発生していると簡単に判断できる。
致ビット数がしきい値よりも大きい場合には、受信信号
Ｓの乱数同期ずれはなく、反対に出力一致ビット数がし
きい値よりも小さい場合は、受信信号Ｓに乱数の同期ず
れが発生していると簡単に判断できる。
同期ずれ有りと判断した場合は、出力一致ビット数の
出力変化を見ながら、この出力一致ビット数の出力がし
きい値を越える位置まで、ただちに基準ビットパターン
を高速で１ビットづつシフトさせる。この出力一致ビッ
ト数の出力がしきい値を越える位置までのシフトによ
り、同期ずれビット数を知ることができると共に、この
検出された同期ずれビット数の値と、同期監視信号S3の
全ビット数とから、同期ずれの極性および修正ビット数
が決定される。
出力変化を見ながら、この出力一致ビット数の出力がし
きい値を越える位置まで、ただちに基準ビットパターン
を高速で１ビットづつシフトさせる。この出力一致ビッ
ト数の出力がしきい値を越える位置までのシフトによ
り、同期ずれビット数を知ることができると共に、この
検出された同期ずれビット数の値と、同期監視信号S3の
全ビット数とから、同期ずれの極性および修正ビット数
が決定される。
同期ずれの極性決定は、同期ずれ修正のためのシフト
数を少なくし、もって同期ずれ修正作業時間をできる限
り短くするためである。
数を少なくし、もって同期ずれ修正作業時間をできる限
り短くするためである。
このようにして決定された同期ずれの極性と修正ビッ
ト数とに従って、乱数発生器をシフトさせることによ
り、乱数発生器を同期のずれた受信信号Ｓに強制的に同
期させることができ、これによりデータ信号S2の正確な
復号が達成できる。
ト数とに従って、乱数発生器をシフトさせることによ
り、乱数発生器を同期のずれた受信信号Ｓに強制的に同
期させることができ、これによりデータ信号S2の正確な
復号が達成できる。
このようにして、一つの受信信号Ｓの同期ずれを修正
しての復号が終了したならば、乱数発生器および基準ビ
ットパターンのシフト位置を基の位置に復帰させ、次の
受信信号Ｓに対して同じ処理を行う。
しての復号が終了したならば、乱数発生器および基準ビ
ットパターンのシフト位置を基の位置に復帰させ、次の
受信信号Ｓに対して同じ処理を行う。
以下、本発明の一実施例を、図面を参照して説明す
る。
る。
第１図は、本発明方法を実施するための具体的な回路
構成の一例を示すもので、図中１は、秘匿通信設備の主
シフトレジスタ、２は乱数発生器６と組合さって秘匿信
号を復号する復号器、３は主シフトレジスタ１に入力さ
れた同期監視信号のビットパターンとずれ検出シフトレ
ジスタ４に記憶されている基準ビットパターンとを突き
合わせて両者の一致を検出する一致検出回路、５は一致
検出回路３からの一致判別信号の入力により作動する高
速クロックパルス発生器である。
構成の一例を示すもので、図中１は、秘匿通信設備の主
シフトレジスタ、２は乱数発生器６と組合さって秘匿信
号を復号する復号器、３は主シフトレジスタ１に入力さ
れた同期監視信号のビットパターンとずれ検出シフトレ
ジスタ４に記憶されている基準ビットパターンとを突き
合わせて両者の一致を検出する一致検出回路、５は一致
検出回路３からの一致判別信号の入力により作動する高
速クロックパルス発生器である。
主シフトレジスタ１に受信信号Ｓの同期監視信号S3が
入力されると、この同期監視信号S3のビットパターン
と、ずれ検出シフトレジスタ４に記憶されている基準ビ
ットパターンとが、一致検出回路３で照合され、同期監
視信号S3のビットパターンと基準ビットパターンとの出
力一致ビット数としきい値との大小関係が判断される。
入力されると、この同期監視信号S3のビットパターン
と、ずれ検出シフトレジスタ４に記憶されている基準ビ
ットパターンとが、一致検出回路３で照合され、同期監
視信号S3のビットパターンと基準ビットパターンとの出
力一致ビット数としきい値との大小関係が判断される。
同期監視信号S3のビットパターンと基準ビットパター
ンとの出力一致ビット数に対応する出力値が、予め設定
されたしきい値よりも大きい場合には、同期監視信号S3
にずれ無しと判断し、受信信号Ｓをそのまま復号処理す
る。
ンとの出力一致ビット数に対応する出力値が、予め設定
されたしきい値よりも大きい場合には、同期監視信号S3
にずれ無しと判断し、受信信号Ｓをそのまま復号処理す
る。
同期監視信号S3のビットパターンと基準ビットパター
ンとの出力一致ビット数に対応する出力値が、しきい値
よりも小さい場合には、一致検出回路３から高速クロッ
クパルス発生器５に動作開始信号が出力され、この高速
クロックパルス発生器５からの高速クロックパルスによ
りずれ検出シフトレジスタ４の基準ビットパターンを、
一致検出回路３での出力一致ビット数に対応する出力値
がしきい値よりも大きくなるまで一つづつ高速シフトさ
せると共に、そのシフト数を計数する。
ンとの出力一致ビット数に対応する出力値が、しきい値
よりも小さい場合には、一致検出回路３から高速クロッ
クパルス発生器５に動作開始信号が出力され、この高速
クロックパルス発生器５からの高速クロックパルスによ
りずれ検出シフトレジスタ４の基準ビットパターンを、
一致検出回路３での出力一致ビット数に対応する出力値
がしきい値よりも大きくなるまで一つづつ高速シフトさ
せると共に、そのシフト数を計数する。
出力一致ビット数出力がしきい値よりも大きくなった
ならば、高速クロックパルス発生器５の動作を停止させ
ると共に、計数したシフト数と同期監視信号S3のビット
数との関係から、シフトする極性を決定すると共に、修
正シフト数を決定し、修正シフト数だけ決定極性方向に
乱数発生器６をシフトさせ、乱数発生器６を受信信号Ｓ
に同期させ、受信信号Ｓの復号動作を行う。
ならば、高速クロックパルス発生器５の動作を停止させ
ると共に、計数したシフト数と同期監視信号S3のビット
数との関係から、シフトする極性を決定すると共に、修
正シフト数を決定し、修正シフト数だけ決定極性方向に
乱数発生器６をシフトさせ、乱数発生器６を受信信号Ｓ
に同期させ、受信信号Ｓの復号動作を行う。
第３図に、一例として同期監視信号S3をＭ系列の〔4,
1〕系列を選ぶと、全ビット数が31であるので、同期ず
れがない場合には、出力一致ビット数は15となるのに対
して、１ビットでも同期ずれがあると、出力一致ビット
数は７に減少する。そこで、外乱、ノイズ等の影響を考
慮してしきい値を11程度に設定することにより、同期監
視信号S3に１ビットでも同期ずれが有ると、その出力一
致ビット数はしきい値を越えることがなく、同期監視信
号S3に同期ずれが無い場合にだけ、出力一致ビット数が
しきい値を越えることになる。第３図から判るように、
ずれている時は、本来あるべき尖頭値の位置に対し、高
速シフトで再び尖頭値が現れるまでの位置を検出して、
ずれとその極性を知ることができる。
1〕系列を選ぶと、全ビット数が31であるので、同期ず
れがない場合には、出力一致ビット数は15となるのに対
して、１ビットでも同期ずれがあると、出力一致ビット
数は７に減少する。そこで、外乱、ノイズ等の影響を考
慮してしきい値を11程度に設定することにより、同期監
視信号S3に１ビットでも同期ずれが有ると、その出力一
致ビット数はしきい値を越えることがなく、同期監視信
号S3に同期ずれが無い場合にだけ、出力一致ビット数が
しきい値を越えることになる。第３図から判るように、
ずれている時は、本来あるべき尖頭値の位置に対し、高
速シフトで再び尖頭値が現れるまでの位置を検出して、
ずれとその極性を知ることができる。
本実施例では、説明の便宜上、受信信号Ｓの中に同期
監視信号S3が集中配置されている場合を例に説明した
が、同期監視信号S3が受信信号Ｓの中に分散配置されて
いても、それを集めてくれば、集中配置の処理方法と何
ら変わりはない。ただ、余計に時間がかかるだけであ
る。従って、何ら適用箇所を制限するものではない。
監視信号S3が集中配置されている場合を例に説明した
が、同期監視信号S3が受信信号Ｓの中に分散配置されて
いても、それを集めてくれば、集中配置の処理方法と何
ら変わりはない。ただ、余計に時間がかかるだけであ
る。従って、何ら適用箇所を制限するものではない。
本発明は、上記した構成となっているので、以下に示
す効果を奏する。
す効果を奏する。
Ｍ系列等の同期外れが検出でき、かつ同期監視信号の
ビットパターンの１ビットのずれを明確に判断できる同
期監視信号の、基準ビットパターンとの出力一致ビット
数の、予め設定されたしきい値との大小関係により、同
期ずれの有無を検出するので、同期ずれ検出処理が極め
て簡単であり、同期監視信号の保有する性質からして、
同期ずれの検出を確実にかつ正確に達成できる。
ビットパターンの１ビットのずれを明確に判断できる同
期監視信号の、基準ビットパターンとの出力一致ビット
数の、予め設定されたしきい値との大小関係により、同
期ずれの有無を検出するので、同期ずれ検出処理が極め
て簡単であり、同期監視信号の保有する性質からして、
同期ずれの検出を確実にかつ正確に達成できる。
同期ずれの修正は、計数された同期ずれビット数から
得られる極性に従って修正シフト数だけ乱数発生器をシ
フトさせるだけであるので、その同期ずれ修正処理が簡
単であり、これにより同期ずれ修正を確実にかつせいか
く達成することができる。
得られる極性に従って修正シフト数だけ乱数発生器をシ
フトさせるだけであるので、その同期ずれ修正処理が簡
単であり、これにより同期ずれ修正を確実にかつせいか
く達成することができる。
同期ずれビット数の計数は、高速クロックパルスによ
るシフトで達成され、かつシフト数の少ない極性に選定
されるので、同期ずれ修正が極めて短時間に達成でき、
これにより通信における通信能力の大幅な向上を得るこ
とができる。
るシフトで達成され、かつシフト数の少ない極性に選定
されるので、同期ずれ修正が極めて短時間に達成でき、
これにより通信における通信能力の大幅な向上を得るこ
とができる。
第１図は、本発明方式を実施する具体的な電気回路構成
の一例を示すブロック図である。 第２図は、受信信号のフォーマットの構成例を示す説明
図である。 第３図は、〔4,1〕系列の出力一致ビット数特性を示す
線図である。 符号の説明 1;主シフトレジスタ、2;復号器、3;一致検出回路、4;ず
れ検出シフトレジスタ、5;高速クロックパルス発生器、
6;乱数発生器、S;受信信号、S1;フレーム同期信号、S2;
データ信号、S3;同期監視信号。
の一例を示すブロック図である。 第２図は、受信信号のフォーマットの構成例を示す説明
図である。 第３図は、〔4,1〕系列の出力一致ビット数特性を示す
線図である。 符号の説明 1;主シフトレジスタ、2;復号器、3;一致検出回路、4;ず
れ検出シフトレジスタ、5;高速クロックパルス発生器、
6;乱数発生器、S;受信信号、S1;フレーム同期信号、S2;
データ信号、S3;同期監視信号。
Claims (1)
- 【請求項１】送信側で通信データに乱数による処理を施
して送信し、受信側で受信信号に前記乱数と同一の乱数
による逆処理を施して通信データを復元するように構成
された通信方式において、入力された同期監視信号とし
てのＭ系列等の同期外れが検出でき、かつ該同期監視信
号のビットパターンの１ビットのずれが明確に判別でき
る特性を持った前記同期監視信号のビットパターンを、
予め記憶されている前記同期監視信号と同一ビットパタ
ーンを持つ基準ビットパターンと比較して設定されたし
きい値に対する出力一致ビット数の大小を検出し、該出
力一致ビット数がしきい値よりも大きい場合には同期ず
れ無しと判断し、出力一致ビット数がしきい値よりも小
さい場合には同期ずれ有りと判断して、直ちに基準ビッ
トパターンを高速でシフトさせてずれビット数および極
性を検出し、該検出したずれビット数だけ検出極性方向
に乱数発生器をシフトさせる同期ずれ信号の自己修正方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1224122A JP2693239B2 (ja) | 1989-08-30 | 1989-08-30 | 同期ずれ信号の自己修正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1224122A JP2693239B2 (ja) | 1989-08-30 | 1989-08-30 | 同期ずれ信号の自己修正方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0388443A JPH0388443A (ja) | 1991-04-12 |
| JP2693239B2 true JP2693239B2 (ja) | 1997-12-24 |
Family
ID=16808887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1224122A Expired - Fee Related JP2693239B2 (ja) | 1989-08-30 | 1989-08-30 | 同期ずれ信号の自己修正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2693239B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013046364A (ja) * | 2011-08-26 | 2013-03-04 | Thine Electronics Inc | 送信装置、受信装置および送受信システム |
| JP6042733B2 (ja) * | 2013-01-22 | 2016-12-14 | 株式会社メガチップス | 通信装置および通信システム |
-
1989
- 1989-08-30 JP JP1224122A patent/JP2693239B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0388443A (ja) | 1991-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4225960A (en) | Automatic synchronizing system for digital asynchronous communications | |
| US5727018A (en) | Process for obtaining a signal indicating a synchronization error between a pseudo-random signal sequence from a transmitter and a reference pseudo-random signal sequence from a receiver | |
| US5282211A (en) | Slip detection during bit-error-rate measurement | |
| US3760354A (en) | Error rate detection system | |
| US6266349B1 (en) | Method and apparatus for detecting frame in data stream | |
| US5963605A (en) | Burst frame phase synchronizing circuit and burst frame phase synchronizing method utilizing a frame synchronizing signal satisfying a calculated protection condition | |
| JP2693239B2 (ja) | 同期ずれ信号の自己修正方式 | |
| US5602859A (en) | Start-stop synchronous communicating method capable of correcting improper synchronization and system using the same | |
| JPS6178239A (ja) | フレ−ム同期回路 | |
| KR100438980B1 (ko) | 비동기 통신의 자동데이터전송속도검출 장치 및 방법 | |
| JP2000115027A (ja) | スペクトル拡散通信方法及び装置 | |
| JPH0530316A (ja) | 同期確立方式 | |
| JP2751673B2 (ja) | デジタル通信システム用ビット誤り率測定装置 | |
| JP2000252970A (ja) | フレーム同期信号生成装置 | |
| JPH02260840A (ja) | Ｃｍｉ伝送におけるｃｒｖ信号重畳方式 | |
| JPS5875346A (ja) | フレ−ム同期方式 | |
| JP2778378B2 (ja) | 通信システム | |
| JPH03219745A (ja) | 極性判定回路 | |
| JP2576539B2 (ja) | 入出力信号監視回路 | |
| JPH01311740A (ja) | 同期語検出確定方式 | |
| JPH0823329A (ja) | フレーム同期回路 | |
| JPS598976B2 (ja) | ドウキカクリツホウシキ | |
| JPH03110947A (ja) | 故障監視回路を備えた通信装置 | |
| KR20070061294A (ko) | Ｔｉｉ 디코더 및 디코딩 방법 | |
| JPS5816661B2 (ja) | デ−タ受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |