JPS6249735A - 伝送誤り制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、シリアルデータ伝送における伝送誤り制御
方式に関し、特に、データ伝送フレームを任意のビット
数を単位ブロックとした１以上の単位ブロックで形成し
て、受信側で検出したフレーム終了フラグが単位ブロッ
クの境界位置にあるか否かを検出することにより伝送誤
りを検出するようにしたものである。

〔従来の技術〕

一般にシリアルデータ伝送における伝送フレーム１は、
第１２図に示すように、始端位置のフレーム開始フラグ
２と、これに続くデータ３と、これに続く誤り制御情報
４と、終端位置のフレーム終了フラグ５とから構成され
ている。

そして、送信側から送信されたフレーム１が受信側へ伝
送されると、この受信側では伝送信号を監視していてフ
レーム開始フラグ２を検出することにより、フレームの
受信処理を開始し、同様にフレーム終了フラグ５を検出
することにより、フレームの受信処理を終了する。

ここで、誤り制御情報４は、データ３の内容が正しく伝
送されたか否かをチェックするための情報である。この
誤り制御情報としてはサイクリック・リダンダンシ・チ
ェック（ＣＲＣ）などが知られているが、その誤り制御
の方法は、送信時にデータがＣＲＣ生成回路を通ること
により生成された誤り制御情報をデータの後に付加して
送信する。

そして、受信側での受信時にデータ３と誤り制御情報４
とを誤りチェック回路に供給することにより生じるコー
ドが、ある定まったコードと一致していれば、その伝送
データは正しいと判断し、不一致の場合には、伝送デー
タに誤りがあると判断する。

従来の受信側における伝送誤り制御方式としては、第１
３図に示す構成を有するものがある。

図中、６は伝送ライン７に接続された復調回路、８はフ
レーム開始フラグ検出回路、９は受信データシフトレジ
スタ回路、１０は誤りチェック回路、１１はフレーム終
了フラグ検出回路、１２は受信中レジスタ、１３はＡＮ
Ｄゲート、１４は伝送誤りレジスタである。

復調回路６は、伝送ライン７を介して伝送されたシリア
ル入力信号Ｓｉを１ビツト毎にデータとクロックとに分
離して復調するように構成されている。その復調方式と
しては、例えば交番パルス復調方式があり、第１４図に
示すように、入力信号Ｓｉの１ビット幅Ｗ内に信号の変
化があればそれを“０”と見なし、変化がないときには
“１”と判定して受信データＲＸＤを生成すると共に、
１ビット幅Ｗ毎に受信クロックＲＸＣを生成する。

フレーム開始フラグ検出回路８は、復調回路６から供給
される受信データＲＸＤを予め設定されたフレーム開始
フラグ２と同一の設定データと比較して伝送フレーム１
の始まりを示すフレーム開始フラグ２を検出し、その検
出時点でその出力が“１″となる。

受信データシフトレジスタ回路９は、復調回路６から供
給されるシリアルの受信データＲＸＤをパラレルデータ
に変換し、これを受信データとして出力する。

誤りチェック回路１０は、復調回路６から供給される受
信データＲＸＤ中のデータ３及び誤り制御情報４に基づ
き所定の演算を行って伝送フレーム１の誤りをチェック
する回路であり、その出力が、誤りがあれば“１”とな
り、誤りがなければＯ″となる。

フレーム終了フラグ検出回路１１は、復調回路６から供
給される受信データＲＸＤを予め設定されたフレーム終
了フラグ５と同一の設定データと比較して伝送フレーム
１の終わりを示すフレーム終了フラグ５を検出し、その
検出時点で、出力が“１”となる。

受信中レジスタ１２は、ＪＫフリップフロップ回路の構
成を有し、その出力が、フレーム開始フラグ検出回路８
の出力が“１”となると、同じく“１”となり、フレー
ム終了フラグ検出回路１１の出力が′１”となるとリセ
ットされて“０”となる。

伝送誤りレジスタ１４は、伝送誤りを示すレジスタであ
り、これから出力される伝送エラー信号ＲＸＥＲが、受
信中レジスタ１２、誤りチェック回路１０及びフレーム
終了検出回路１１の出力が夫々“１”のときにのみＡＮ
Ｄゲート１３から出力される１１″の出力によって“１
”となり伝送誤りが発生していることを示し、他の状態
では“０”となって、伝送誤りがないことを示す。した
がって、伝送誤りレジスタ１４の出力が“１”となった
ときの伝送フレーム１のデータは伝送誤りがあるので使
用することができないものと判断して送信側に再送要求
を指示し、伝送誤りレジスタ１４の出力が“Ｏ”である
ときには受信データが正常であるので、これを使用可能
と判断する。

ところで、シリアル伝送では、伝送ライン７に外部から
のノイズが混入することにより、伝送信号が乱されて、
第１５図（ａｌに示す送信側データに対して、第１５図
（ｂ）に示すように受信データの一部が“０゛から“１
″に、又は“１″から“θ″に反転する伝送誤りが生じ
ることがあり、このような伝送誤りがフレーム開始フラ
グ２又はフレーム終了フラグ５に生じた場合に、フレー
ム開始フラグ２及びフレーム終了フラグ５を一定のビッ
トパターンで構成する方式では、フラグの認識が不可能
となる。

すなわち、送信側で第１６図（ａ）に示すデータ伝送フ
レーム１を送信したときに、伝送中にフレーム開始フラ
グ２中に伝送誤りを生じたときには、受信側で第１６図
（ｂ）に示す如くフレーム開始フラグ２を検出すること
ができず、データ３中にフレーム開始フラグ２に対応す
るビットパターンがあるときに、これをフレーム開始フ
ラグ２として検出して受信処理を開始することになり、
この間のデータが欠落することになり、同期ずれの原因
となる。

また、データ３中に伝送誤りが生じてフレーム終了フラ
グ５に対応したビットパターンが含まれることとなる場
合には、受信側で第１６図（Ｃ）に示す如くデータ３を
受信している状態でフレーム終了フラグ５を検出°する
ことになり、受信処理が終了するので、これ以降のデー
タ３、誤り制御情報４及びフレーム終了フラグ５が欠落
することになり、同期ずれの原因となる。

また、他の同期ずれの原因としては、第１７図又は第１
８図に示すように、データが抜けたり増えたすする場合
がある。すなわぢ、第１７図においては、送信側からの
第１７図（ａｌに示す伝送データ中の信号変化のないビ
ットデータＤ、に続く信号の変化があるビットデータＤ
２が、ノイズ等による伝送誤りによって反転し、受信側
で第１７図（ｂ）に示すように、受信されたときには、
復調回路６で抽出される受信データＲＸＤは、第１７図
（Ｃ）に示すように、隣接する２つのビットを１つのビ
ットとして出力されることになると共に、受信クロック
ＲＸＣも、第１７図（ｄ）に示すように、隣接する２つ
のビットに対して１つの受信クロックとなり、ビットデ
ータＤ２が欠落する。その結果、このビットデータＤ２
以後のデータが１ビット分ずれて全体として１ビツト少
なくなる。

一方、第１８図においては、送信側からの第１８図（ａ
）に示す伝送データ中の１ビット幅内に信号の変化があ
るビットデータＤ２が、受信側で第１８図（ｂ）に示す
ように、ノイズ等による伝送誤りによって幅狭の２つの
ビットデータＤ２Ａ、　　Ｄ２．に分割されて受信され
たときには、復調回路６で抽出される受信データＲＸＤ
は、第１８図（Ｃ）に示すように、分割された各ビット
データを正規の２つのビットデータとして出力されるこ
とになると共に、受信クロックＲＸＣも、第１８図（ｄ
）に示すように、分割された各ビットデータに対応して
２つの受信クロックとなり、ビットデータＤ２Ａが増加
する。

その結果、このビットデータＤ２Ｂ以後のデータが１ビ
ット分ずれて全体として１ビット多くなる。

通常、以上のように伝送フレームに同期ずれが生じた場
合には、誤りチェック回路１０で、伝送誤りの有無を検
出することにより、伝送誤りレジスタ１４から出力され
る伝送エラー信号ＲＸＥＲが“１”となって、伝送誤り
が生じたことを通知する。

〔発明が解決しようとする問題点〕

しかしながら、上記従来の伝送誤り制御方式にあっては
、受信側で単に伝送フレームに含まれる誤り制御情報４
を参照して誤りチェック回路１０で伝送誤りを検出する
だけであるので、上記のようなノイズの影響により、同
期ずれを生じた伝送フレームの誤り制御情報にあたる部
分が、そのフレームのデータによって生成される誤り制
御情報と偶然に一致してしまった場合には、伝送誤りと
して検出することができず、誤った受信データを正常受
信データとして使用することになって、誤動作の原因と
なるという問題点があった。

そこで、この発明は、上記従来例の問題点に着目してな
されたものであり、伝送途中におけるノイズの影響によ
り受信データに同期ずれを生じた場合の伝送誤り検出率
を向上させることにより、受信側での誤動作を防止する
ことが可能な伝送誤り制御方式を提供することを目的と
する。

〔問題点を解決するための手段〕

上記目的を達成するために、この発明は、少なくとも終
端部にフレーム終了フラグを有するデータ伝送フレーム
を、任意のビット数を単位ブロックとした１以上の単位
ブロックで形成し、受信側において単位ブロック境界検
出手段で、前記データ伝送フレームのビット数をカウン
トすることによりブロック境界を検出し、且つフレーム
終了フラグ検出手段で前記フレーム終了フラグを検出し
、前記フレーム終了フラグが単位プロ・ツクの境界以外
の位置で検出されたときに、データ伝送誤りとして検出
することを特徴とする。

〔作用〕

この発明においては、受信側に伝送フレーム上のデータ
部と誤り制御情報部のビット数を計数して単位ブロック
の境界を検出する単位ブロック境界検出手段を設けるこ
とにより、データ部と誤り制御情報部とを任意のビット
数の１つ以上の単位ブロックとして取り扱い、その単位
ブロックの境界位置でフレーム終了フラグを検出したと
きのみこれが有効であると判断する。そして、ノイズな
どによるデータのビット数の増減やフレーム開始フラグ
やフレーム終了フラグを誤って検出したときに生じる同
期ずれに対して、フレーム終了フラグが前記単位ブロッ
クの境界以外の位置で検出された場合は、伝送誤りとし
て検出することにより、伝送誤り検出率を向上させるこ
とができる。

〔実施例〕

以下、この発明の実施例を図面について説明する。

第１図はこの発明の第１実施例を示すブロック図であり
、復調回路６、伝送ライン７、フレーム開始フラグ検出
回路、受信データシフトレジスタ９、誤りチェック回路
ＩＱ、フレーム終了フラグ検出回路１１、受信中レジス
タ１２及び伝送誤りレジスタ１４は、前記従来例と同様
の構成を有し、対応部分には同一符号を付し、その詳細
説明はこれを省略する。

この実施例においては、上記構成に加えて、伝送フレー
ムｌのビット数をカウントする単位ブロック境界検出手
段としてのビットカウンタ回路１６が設けられていると
共に、ビットカウンタ回路１６のブロック境界検出信号
ＢＥ、フレーム終了フラグ検出回路１１のフレーム終了
フラグ検出信号ＦＥ及び受信中レジスタ１２からの受信
中を表す信号とに基づき、フレーム終了フラグ検出信号
ＦＥが単位ブロックの境界位置で出力されたか否かを判
断するブロックチェック回路１７が設けられている。

ビットカウンタ回路１６の一例は、復調回路６からの受
信クロックＲＸＣ及び受信データＲＸＤが供給され、こ
れらの例えば８ビツトを１つの単位ブロックとするため
に受信データＲＸＤを８ビット数える毎に“工”となる
ブロック境界検出信号ＢＥを出力するように構成されて
いる。

また、ブロックチェック回路１７は、フレーム終了フラ
グ検出回路１１及び受信中レジスタ１２の出力が直接入
力されると共に、ピントカウンタ回路１６の出力がイン
バータ１８を介して入力されるＡＮＤゲート１９と、誤
りチェック回路１０゜フレーム終了フラグ検出回路１１
及び受信中レジスタ１２の出力が夫々入力されるＡＮＤ
ゲート１３と、両ＡＮＤゲート１９及び１３の出力が供
給される○Ｒゲー）２０とから構成され、ＯＲゲート２
０の出力がブロックチェック信号ＢＣとして伝送誤りレ
ジスタ１４のＪ入力端子に供給される。

次に、上記実施例の動作について説明する。

今、送信側から送信される伝送フレーム１が第２図（ａ
ｌに示すように、そのフレーム開始フラグ２に続くデー
タ３、誤り制御情報４及びフレーム終了フラグ４が夫々
８ビツトの単位ブロックの集合体として構成されている
ものとする。

この伝送フレーム１が送信側から伝送ライン７を介して
受信側の復調回路６に伝送されると、この復調回路６で
、受信データＲＸＤ及び受信クロックＲＸＣとに分離さ
れて復調され、これらがフレーム開始フラグ検出回路８
．受信データシフトレジスタ回路９．誤りチェック回路
１０．フレーム終了フラグ検出回路１１及びビットカウ
ンタ回路１６に供給されると共に、受信クロックＲＸＣ
が受信中レジスタ１２及び伝送誤りレジスタ１４に供給
される。

このため、フレーム開始フラグ検出°回路８で、受信デ
ータＲＸＤの最初の８ビツトを読込み、これと予め設定
されたビット情報とを照合し、両者が一敗する場合には
、スレーム開始フラグ２であると判断して第２図（ｂｌ
に示す如く１”のフレーム開始フラグ検出信号ＦＳを出
力し、これにより、誤りチェック回路１０．フレーム終
了フラグ検出回路１１．受信中レジスタ１２及びビット
カウンタ回路１６を作動状態として、受信処理を開始さ
せる。

したがって、ビットカウンタ回路１６からは、第２図ｔ
ｅｌに示す如く受信データＲＸＤを８ビツトカウントす
る毎に“１”となるブロック境界検出信号ＢＥが出力さ
れる。

この状態で伝送フレーム１のデータ３．誤り制御情報４
及びフレーム終了フラグ５に伝送誤りがないものとする
と、誤りチェック回路１０の出力は第２図Ｆｄｌに示す
如く“０″を維持するので、フレーム終了フラグ検出回
路１１でフレーム終了フラグ５を検出してその検出信号
ＦＥが　ＥＬＺ図（Ｃ１に示す如く１”となった時点で
は、ブロックチェック回路１７のＡＮＤゲート１３の出
力は“０”を維持し、また、ＡＮＤゲート１９は、フレ
ーム終了検出回路１１の出力が“１”となった時点で、
受信中レジスタ１２からの“１”の出力が入力されるが
、この時点でピントカウンタ１６の出力が“１”となり
、これがインバータ１８を介して０”に反転されて入力
されるので、その出力は“０”を維持し、したがって、
ブロックチェック回路１７の出力ＢＣは、第２図（ｆ）
に示す如く、“０”を維持し、伝送誤りレジスタ１４の
伝送エラー信号ＲＸＥＲも第２図（川に示す如く“０”
を′維持する。その結果、受信された伝送フレーム１の
データが正常であるものと判断され、受信データシフト
レジスタ回路１１から出力される受信データを使用する
ことが可能となる。

また、伝送フレーム１に伝送誤りが生じて、誤りチェッ
ク回路１０での誤り制御情報４とデータ３とに基づく照
合結果が不一致となる場合には、この誤りチェック回路
１０から第３図（ｄｌに示す如くフレーム終了検出回路
１１でフレーム終了検出フラグ５を検出してその出力が
１”となった時点で“ｌ”の出力が得られるので、ＡＮ
Ｄゲート１３の出力が“１”となり、これがＯＲゲート
２０を介して出力されることにより、ブロックチェック
回路１７の出力が第３図（ｆ）に示す如く“１”となる
。その結果、伝送誤りレジスタ１４がセットされてその
伝送エラー信号ＲＸＥＲが第３図ｆｇ）に示す如く“１
”となり、受信データシフトレジスタ回路９でパラレル
データに変換された出力データを使用することを禁止し
、当該伝送誤りを生じた伝送フレーム１の再送を送信側
に要求する。

さらに、伝送フレーム１中のデータ３に第４図（ａｌに
示す如くノイズ等の影響により、データ欠落が生じ、こ
のときのデータ欠落による受信データと誤り制御情報と
の照合結果が一致する場合には、誤りチェック回路１０
では伝送誤りを検出することができず、その出力ＥＣは
第４図（ｄ）に示す如く“０”を維持するものであるが
、データ欠落によって、ビットカウンタ回路１６から出
力される第４図（ｅ）に示す受信データＲＸＤの８ビツ
ト毎に“１”となるブロック境界検出信号ＢＥと、フレ
ーム終了フラグ検出回路１１でフレーム終了フラグ５を
検出して“１”となる第４図（Ｃ１に示す検出信号ＦＥ
とが同期ずれすることになる。このため、フレーム終了
フラグ検出信号ＦＥが“ｌ”となった時点では、ビット
カウンタ回路１６のブロック境界検出信号ＢＥが“０”
であり、これがインバータ１８で反転されてＡＮＤゲー
ト１９に入力されるので、その出力が“１”となり、こ
れがＯＲゲート２０を介して出力されることになり、ブ
ロックチェック回路１７の出力ＢＣが第４図（ｆｌに示
す如く“ｌ”となって、伝送誤りレジスタ１４がセット
されてその伝送エラー信号ＲＸＥＲが第４図（ｇ）に示
す如く“ｌ”となる。その結果、前記伝送誤りを生じた
場合と同様に、受信データシフトレジスタ回路９から得
られる受信データの使用を禁止すると共に、送信側に当
該伝送フレーム１の再送を要求する。

同様に、伝送フレーム１にノイズ等の影響により、デー
タ増加が生じた場合及びフレーム開始フラグ検出回路８
又はフレーム終了検出回路１１でフレーム開始フラグ２
又はフレーム終了フラグ５を正常に検出することができ
ず、データ３中でフレーム開始フラグ又はフレーム終了
フラグを誤検出した場合にも、ピントカウンタ回路１６
の出力とフレーム終了フラグ検出回路１１の出力とが同
期ずれを起こすことになるので、ブロックチェック回路
１７から“ｌ”の出力ＢＣが得られ、これにより伝送誤
りレジスタ１４をセットして伝送エラー信号ＲＸＥＲを
“１”とする・ この第１実施例によると、ノイズ等の影響によるデータ
ビット数の増減やフラグ検出の誤りなどによって同期ず
れが起こったにも拘らず、誤り制御情報では誤りが検出
できなかったもの即ち伝送誤りを起こしたフレームの誤
り制御情報にあたる部分が、その誤った伝送フレームの
データによって生成される誤り制御情報と一致していた
ために伝送誤りと判断できなかったものも、８ビツトの
倍数以外のフレームとなったときには、Ｘ確実に伝送誤
りとして検出することができ、誤り検出率を向上させる
ことができる。

なお、上記第１実施例においては、伝送フレーム１を８
ビツトの単位ブロックの集合体として形成する場合につ
いて説明したが、これに限定されるものではなく、伝送
フレーム１を任意のビット数の単位ブロックの集合体と
して構成することができること勿論である。

次に、この発明の第２実施例を第５図〜第７図について
説明する。

この第２実施例においては、送信側での伝送フレーム１
のデータ３、誤り制御情報４及びフレーム終了フラグ５
を１つの単位ブロックとしてこれらの合計ビット数を予
め設定しておき、これに応じて受信側で受信すべき合計
ビット数を設定してこれと受信データのビット数とをチ
ェックすることにより、伝送誤りによって同期ずれを生
じた伝送フレームを検出するようにしたものである。

この第２実施例においては、前記第１実施例におけるピ
ントカウンタ回路１６が、第５図に示すように、復調回
路６からの受信クロックＲＸＣがカウント入力側に供給
され、且つフレーム開始フラグ検出回路８からの検出信
号がリセント側に供給されるビットカウンタ１６ａ　と
、このピントカウンタ１６ａのカウント出力及び外部の
受信ビット数設定回路２１からのビット数設定信号が供
給される一致検出回路１６ｂとから構成されていること
を除いては前記第１の実施例と同様の構成を有する。

したがって、この第２実施例においては、先ず、送信側
で伝送する伝送フレーム１を、第６図（ａ）に示すよう
にデータ３、誤り制御情報４及びフレーム終了フラグ５
の各ビット数を合計したトータルビット数Ｎを所定値に
設定してこれらを１つ、の単位ブロックとして形成し、
一方、受信側の受信ビット数設定回路２１でその設定値
を送信側のトータルビット数Ｎと同一のビット数Ｎに設
定する。

この状態で、送信側から伝送ライン７を介して伝送フレ
ーム１を受信側に伝送すると、先ず、復調回路６で復調
された受信データＲＸＤ及び受信クロックＲＸＣに基づ
き、フレーム開始フラグ検出回路８で伝送フレーム１中
のフレーム開始フラグ２を検出してフレーム開始フラグ
検出信号ＦＳを第６図（ｂ）に示す如く１″とし、これ
により、受信処理が開始される。

このように、フレーム開始フラグ検出信号ＦＳが“１”
となると、誤りチェック回路１０及びフレーム終了フラ
グ検出回路１１が作動開始されると共に、ビットカウン
タ回路１６のビットカウンタ１６ａがクリアされる。そ
の後、ビットカウンタ１６ａは復調回路６からの受信ク
ロックＲＸＣが供給される毎にカウントアツプする。

そして、受信側で受信した伝送フレーム１に伝送誤りが
ない場合には、最後に転送されるフレーム終了フラグ５
をフレーム終了フラグ検出回路１１で検出してそのフレ
ーム終了フラグ検出信号ＦＥが第６図（Ｃ）に示す如く
“１”となった時点で、ビットカウンタ１６ａのカウン
ト値が受信ビット数設定回路２１で設定された設定ビッ
ト数Ｎと一致することになり、このため−数構出回路１
６ｂから出力される比較出力が“１″となって、これが
第６図（ｄｉに示す如く、ブロック境界検出信号ＢＥと
してブロックチェック回路１７に供給される。

この状態では、フレーム終了フラグ検出信号ＦＥとブロ
ック境界検出信号ＢＥとが同期しているので、ブロック
チェック回路１７の出力信号は第６図（ｆｌに示す如く
“０”を維持しており、伝送誤りレジスタ１４の伝送エ
ラー信号ＲＸＥＲも第６図（ｇ）に示す如く０”を維持
している・一方、受信側で受信した伝送フレーム１にノ
イズ等の影響によりデータ増加による同期ずれが発生し
て、受信側で受信した伝送フレーム１が第７図（ａ）に
示す如くトータルビット数が（Ｎ十ｘ）ビットとなった
場合には、受信ビット数設定回路２１の設定ビット数が
Ｎに設定されているので、ピントカウンタ１６ａのカウ
ント値がＮとなった時点で一致検出回路１６ｂから“１
”の比較出力が得られ、これが第７図（１１４１に示す
如（ブロック境界検出信号ＢＳとしてブロックチェック
回路１７に出力される。しかしながら、この時点では、
フレーム終了フラグ検出回路１１でフレーム終了フラグ
５を検出していないので、その出力ＦＥは第７図（Ｃ１
に示す如く“０″を維持し、ブロックチェック回路１７
のＡＮＤゲート１９の出力は、第７図ｉｆ）に示す如く
、“０”を維持し、このため、伝送誤りレジスタ１４の
伝送エラー信号ＲＸＥＲも第７図ｆｇ）に示す如く“０
”を維持する。

その後、フレーム終了フラグ検出回路１１でフレーム終
了フラグ５を検出すると、この時点でフレーム終了フラ
グ検出信号ＦＥが第７図（Ｃ）に示す如く“１”となる
。ところで、この時点では、ビットカウンタ回路１６で
は、そのビットカウンタ１６ａのカウント値が、設定ビ
ット数Ｎを越えているので、−数構出回路１６ｂの出力
は“０”であり、これがインバータ１８で反転されて“
ｌ”となるので、ＡＮＤゲート１９の出力が“１″とな
ることにより、ブロックチェック回路１７の出力が第７
図（ｆ）に示す如く１”となるので、伝送誤りレジスタ
１４がセットされて、その受信エラー信号ＲＸＥＲが第
７図（ｇ）に示す如く“１”となり、伝送誤りを検出す
ることができる。

同様に、ノイズ等の影響により、データが欠落したこと
により同期ずれを生じる場合又はフレーム開始フラグ若
しくはフレーム終了フラグの誤検出により同期ずれが生
じた場合にも、受信側で受信したトータルビット数が設
定ビット数に不一致となるので、前記と同様に伝送誤り
を検出することができる。

次に、この発明の第３実施例を第８図〜第１１図につい
て説明する。

この第３実施例では、送信側で形成する伝送フレーム１
中に、前記トータルビット数Ｎを表す受信ビット数デー
タ２２を含めて、これを送信するようにし、受信側で受
信ビット数データ２２に基づいてビットカウンタ回路で
ブロック境界検出信号を得るようにしたものである。

この実施例においては、第８図に示すように、前記第２
実施例におけるビットカウンタ回路１６が、ビットカウ
ンタ１６ａと、−数構出回路１６ｂと、前記受信ビット
設定回路２１に代わる、復調回路６からの受信データＲ
ＸＤ中から受信ビット数データ２２を格納するシフトレ
ジスタ１６ｃとで構成されていることを除いては前記第
２実施例と同様の構成を有する。ここで、ビットカウン
タ１６ａは、そのカウント値が伝送フレーム１に含まれ
る受信ビット数データ２２を構成するビット数Ｍと一致
したときに、受信ビット数データ２２の終了位置を表す
検出信号ＢＥを出力し、これを−数構出回路１６ｂ及び
シフトレジスタ１６ｃに供給すると共に、この検出信号
ＢＥとフレーム開始フラグ検出信号ＦＥとがＯＲゲート
１６ｄを介して供給されることによりクリアされる。

また、シフトレジスタ１６ｃは、フレーム開始フラグ検
出回路８からのフレーム開始フラグ検出信号ＦＳによっ
てクリアされると共に、復調回路６から供給される受信
クロックＲＸＣが供給される毎に順次受信データＲＸＤ
をシフトしながら記憶し、ビットカウンタ１６ａからの
検出信号ＢＥが供給されると、受信データＲＸＤの読込
みを停止してそのときの記憶内容を保持するように構成
され、その記憶内容が一致検出回路１６ｂの他方の入力
側に供給される。

次に、上記第３実施例の動作を第９図〜第１１図を参照
して説明する。

先ず、送信側から送信する伝送フレーム１は、第９図に
示すように、フレーム開始フラグ２及びデータ３間に、
データ３．誤り制御情報４及びフレーム終了フラグ５の
各ビット数を合計したトータルビット数を表す受信ビ・
ント数データ２２を介挿した構成とされている。

そして、この伝送フレーム１を伝送ライン７を介して受
信側に伝送すると、復調回路６で復調した受信データＲ
ＸＤ中からフレーム開始フラグ２をフレーム開始フラグ
検出回路８で検出すると、その検出信号ＦＳが第１０図
（ｂ）及び第１１図（ｂｌに示す如く“１”となり、こ
れに応じて受信処理が開始される。

このとき、ピントカウンタ回路１６では、検出信号ＦＳ
が“１”となった時点で、ビットカウンタ１６ａ及びシ
フトレジスタ１６ｃがクリアされる。このため、シフト
レジスタ１６ｃは、フレーム開始フラグ２に続（受信ビ
ット数データ２２を順次格納する態勢となり、その後復
調回路６から受信データＲＸＤが供給されると、これを
順次シフトしながら記憶していく、これと同時にビット
カウンタ１６ａは、復調回路６からの受信クロックＲＸ
Ｃをカウントし、そのカウント値が受信ビット数データ
２２の総ビット数に一致すると、検出信号ＢＤを出力す
る（第１０図（ｆ）、第１１図（ｆｌ参照）。この検出
信号ＢＤによって、シフトレジスタ１６ｃのシフトが禁
止されてシフトレジスタｒ６ｃ内に記憶された受信ビッ
ト数データ２２が保持され、これが−数構出回路１６ｂ
に出力されると共に、ピントカウンタ１６ａがクリアさ
れ、且つ一致検出回路１６ｂが作動状態となる。

その後、ピントカウンタ１６ａが復調回路６からの受信
クロックＲＸＣが到来する毎にカウントアツプし、その
カウント値がシフトレジスタ１６Ｃに格納された受信ビ
ット数データ２２に一敗したときに、−数構出回路１６
ｂからブロック境界検出信号ＢＥが出力される（第１０
図（ｅ）、第１１図（ｅｌ参照）。

このように、ブロック境界検出信号ＢＥが出力された時
点で、第１０図（Ｃ）に示すように、フレーム終了フラ
グ検出回路１１からフレーム終了フラグ検出信号ＦＥが
出力されたときには、伝送誤りかないものとして判断す
る。

また、第１１図（Ｃ）に示すフレーム終了フラグ検出信
号ＦＥが出力された時点以外の時点で、第１１図（ｅ）
に示すブロック境界検出信号ＢＥが出力されたときには
、ブロックチヱ・ツク回路１７から第１１図（ｇ＋に示
す如（“１”の検出信号ＢＣが出力され、これに応じて
伝送誤りレジスタ１４がセ・ノドされて、その伝送エラ
ー信号ＲＸＥＲが第１１図（ｈ）に示す如く“１”とな
り、伝送誤りを生じているものと判断する。

このように第３実施例によると、送信側で受信ビット数
データ２２を付加して伝送フレーム１を構成し、受信側
で受信ビット数データ２２を復調してこれに基づきブロ
ック境界位置を検出するので、送信側から送信する伝送
フレームのビット数が限定されることなく、任意のビッ
ト数を選択することができる利点がある。

なお、上記第２及び第３実施例においては、受信ビット
数データ２２を伝送フレーム１中のデータ部３．誤り制
御情報部４及びフレーム終了フラグ部５の各ビット数を
合計したトータルビット数Ｎとした場合について説明し
たが、これに限定されるものではなく、データ部３及び
誤り制御情報部４の各ビット数を合計したトータルビッ
ト数とすることもでき、この場合には、ビットカウンタ
回路１６の一致検出回路１６ｂの出力をフレーム終了フ
ラグ部５の総ビツト数分だけ遅延させて出力するように
すればよい。

〔発明の効果〕

以上説明したように、この発明によれば、伝送フレーム
を、所要ビット数でなる１以上の単位ブロックとして形
成し、受信側でフレーム終了フラグを、単位ブロックの
境界位置で検出したときには、同期ずれによる伝送誤り
がないものと判断し、単位ブロックの境界位置以外の位
置でフレーム終了フラグを検出したときには、同期ずれ
による転送誤りが生じているものと判断するように構成
したので、伝送ラインにノイズ等が混入して、伝送デー
タのビット数の増減やフラグの検出誤りが原因となる同
期ずれに対する伝送誤り検出率を向上させることができ
、受信側での誤動作を防止することができるという効果
がある。

【図面の簡単な説明】

第１図はこの発明の第１実施例を示すブロック図、第２
図乃至第４図は夫々第１実施例の動作の説明に供する信
号波形図、第５図はこの発明の第２実施例を示す要部の
ブロック図、第６図乃至第７図は夫々第２実施例の動作
の説明に供する信号波形図、第８図はこの発明の第３実
施例を示す要部のブロック図、第９図乃至第１１図は第
３実施例の動作の説明に供する信号波形図、第１２図は
伝送フレームを示す説明図、第１３図は従来例を示すブ
ロック図、第１４図乃至第１８図は従来例の動作の説明
に供する説明図である。 図中、１は伝送フレーム、２はフレーム開始フラグ部、
３はデータ部、４は伝送誤り制御情報部、５はフレーム
終了フラグ部、６は復調回路、７は伝送ライン、８はフ
レーム開始フラグ検出回路、９は受信データシフトレジ
スタ回路、１０は誤りチェック回路、１１はフレーム終
了フラグ検出回路、１２は受信中レジスタ、１４は伝送
誤りレジスタ、１６はビットカウンタ回路、１６ａはビ
ットカウンタ、１６ｂは一致検出回路、１６ｃはシフト
レジスフ、１７はブロックチェック回路、１９はＡＮＤ
ゲート、２０はＯＲゲート、２１は受信ビット設定回路
、２２は受信ビット数データである。

Claims (1)

【特許請求の範囲】
1. 少なくとも終端部にフレーム終了フラグを有するデータ
   伝送フレームを、任意のビット数を単位ブロックとした
   １以上の単位ブロックで形成し、受信側において単位ブ
   ロック境界検出手段で、前記データ伝送フレームのビッ
   ト数をカウントすることによりブロック境界を検出し、
   且つフレーム終了フラグ検出手段で、前記フレーム終了
   フラグを検出し、前記フレーム終了フラグが単位ブロッ
   クの境界以外の位置で検出されたときに、データ伝送誤
   りとして検出することを特徴とする伝送誤り制御方式。