JPH0387937A

JPH0387937A - トレース制御方式

Info

Publication number: JPH0387937A
Application number: JP1222962A
Authority: JP
Inventors: Hiroshi Komuro; 浩小室; Morishige Kaneshiro; 金城　守茂
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-08-31
Filing date: 1989-08-31
Publication date: 1991-04-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、マイクロプログラム制御装置を備えた計算
機システムに好適なトレース制御方式（従来の技術）マイクロプログラム制御装置を備えた計算機システムで
は、ハードウェア、ソフトウェアのデバッグ効率の向上
や、マシントラブル時の原因究明のスピードアップを目
的として、実行マイクロ命令のアドレスや制御情報（ト
レース対象データ）をトレースメモリに格納するトレー
ス機能を付加することが従来から知られている。しかし
、マイクロ命令サイクル毎に、対応するトレース対象デ
ータを（トレースデータとして）トレースメモリに格納
しようとすると（この技術を第１の従来方式と呼ぶ）、
大容量のトレースメモリが必要となってコスト高となる
。そこで、小容量のトレースメモリを循環バッファ的に
用いることも知られているが、有効なトレースデータが
残らない虞が生じる。

一方、トレースメモリのメモリ空間が有限であること、
そして有効な情報をトレースメモリに格納するための理
由で、マイクロ命令のアドレスが＋１ずつカウントアツ
プする連続モードではトレースメモリへの書込みを行わ
ずに、分岐、ＢＡＬ　（ブランチ・アンド・リンク）　
、ＲＴＮ（リターン）など、アドレスが不連続で変化す
る場合のみトレースメモリへの書込みを行うなどの技術
（この技術を第２の従来方式と呼ぶ）も知られている。

しかし、この方式では、連続モードでのトレースデータ
が全く残らないことになる。

（発明が解決しようとする課題）上記したように、マイクロ命令サイクル毎に無条件でト
レースを行う第１の従来方式では、大容量のトレースメ
モリを必要とし、小容量のトレースメモリを使用した場
合には有効なトレースデータが残らない場合が発生する
という問題があつた。また、マイクロ命令のアドレスが
不連続で変化した場合（分岐等により発生）だけトレー
スデータを格納する第２の従来方式では、連続モードで
のトレースデータが全く残らないという問題があった。

この発明は上記事情に鑑みてなされたものでその目的は
、同一のトレースデータがトレースメモリに連続して格
納される無駄を防止することにより、有効なトレースデ
ータがトレースメモリに効率的に格納できるトレース制
御方式を提供することにある。

［発明の構成］（課題を解決するための手段）この発明は、トレースメモリのアドレス（トレースメモ
リアドレス）が変化した場合にトレース対象データを保
持するためのレジスタ手段と、このレジスタ手段の保持
データと現在のトレース対象データ（トレースメモリに
対する書込みの候補となるデータ）とを比較して一致を
検出するための比較手段と、トレースメモリアドレスを
順次更新し、上記比較手段の一致検出によりこのアドレ
ス更新を一時停止する制御手段とを設け、上記レジスタ
手段の保持データとトレース対象データとが一致してい
る間は上記アドレス更新を停止し、同トレース対象デー
タが変化した場合のみ同トレース対象データをトレース
メモリに格納するようにしたことを特徴とするものであ
る。

（作用）上記の構成によれば、トレース対象データが変化した場
合だけ、トレース動作が行われて対応するトレース対象
データがトレースメモリに格納されるので、トレースメ
モリを有効に利用できる。

（実施例）第１図はこの発明を適用するトレース回路の一実施例を
示すブロック構成図である。第１図のトレース回路は、
マイクロプログラム制御装置を備えた計算機システムに
設けられている。第１図において、１１は実行マイクロ
命令アドレスや制御情報等のトレース対象データ（以下
、ＴＲＭデータと称する）を格納するためのトレースメ
モリ（以下、ＴＲＭと称する）、１２はＴＲＭＩＩに書
込まれるＴＲＭデータをロード信号１３に応じて保持す
るレジスタ（以下、ＴＲＭデータレジスタと称する）で
ある。この実施例において、ＴＲＭＩＩは循環バッファ
的に用いられる。１３はＴＲＭデータレジスタ１２の保
持データと現在のＴＲＭデータとを比較して両データが
一致した場合には有効なデータマツチ信号１５を出力す
る比較回路、１８はＴＲＭＩＩのアドレス（ＴＲＭアド
レス）　１７を順次更新（例えばカウントアツプ）する
と共に、比較回路１４から有効なデータマツチ信号１５
が出力されている期間ＴＲＭアドレス１７の更新を停止
するＴＲＭアドレス制御機能を有するトレースメモリ制
御回路（以下、ＴＲＭ制御回路と称する）である。ＴＲ
Ｍ制御回路１６は、ＴＲＭアドレス１７が変化した場合
にＴＲＭデータレジスタ１２にロード信号１３を出力す
る機能も有している。

次に、第１図の構成の動作を説明する。

ＴＲＭ（）レースメモリ）制御回路１６はアドレスカウ
ントアツプ機能を有しており、同機能によりＴＲＭＩＩ
のアドレス（ＴＲＭアドレス）　１７を生成してＴＲＭ
ＩＩに出力する。このＴＲＭＩＩには、その時点におけ
るＴＲＭデータ（実行マイクロ命令アドレスや制御情報
等）が導かれており、同データはＴＲＭ制御回路１Ｂか
らのＴＲＭアドレス１７で指定されるＴＲＭＩＩのワー
ド領域に書込まれる。

ＴＲＭ制御回路１６はＴＲＭＩＩへのＴＲＭデータ書込
みが行われると、自身が有するアドレスカウントアツプ
機能により、ＴＲＭアドレス１７をカウントアツプする
。このアドレスカウントアツプ時、即ちＴＲＭアドレス
１７の変化時に、ＴＲＭ制御回路１６はＴＲＭデータレ
ジスタ１２に対して有効なロード信号１３を出力する。

このＴＲＭデータレジスタ１２には上記ＴＲＭデータが
導かれており、同データはＴＲＭ制御回路１６からの有
効なロード信号１３に応じてＴＲＭデータレジスタ１２
に保持される。即ち、ＴＲＭＩＩに書込まれたＴＲＭデ
ータがＴＲＭデータレジスタｉ２に保持される。

ＴＲＭデータレジスタ１２の保持データは比較回路１４
の一方の人力に供給される。比較回路１４の他方の入力
には、新たなマイクロ命令サイクルにおけるＴＲＭデー
タが供給される。比較回路１４は、ＴＲＭデータレジス
タ１２の保持データと新たな（最新の）ＴＲＭデータと
を比較する。もし、両データが一致していた場合には、
比較回路１４から有効なデータマツチ信号１５が出力さ
れる。このデータマツチ信号１５はＴＲＭ制御回路１Ｂ
に供給される。ＴＲＭ制御回路１Ｂは、比較回路１４か
ら有効なデータマツチ信号１５が出力された場合、ＴＲ
Ｍアドレス１７のカウントアツプを一時停止する。この
停止状態は、ＴＲＭデータが変化して比較回路１４にお
いて不一致が検出され、データマツチ信号１５が無効（
偽）となるまで継続される。このように本実施例では、
ＴＲＭデータが変化しない限りはＴＲＭアドレス１７は
カウントアツプされず、したがってＴＲＭアドレス１７
の同一アドレスに同−ＴＲＭデータが書込まれることに
なるので、自番地ループやマイクロ命令が取出せない状
態に陥った場合（ａ常はノー・オペレーション動作）に
、前回と同一の不必要なＴＲＭデータで既に書込み済み
の有効なＴＲＭデータが書替えられる危険がなくなる。

なお、データマツチ信号１５が有効（真）である期間は
、ＴＲＭＩＩの書込みを禁止することも可能である。

やがて、現在の（現マイクロ命令サイクルにおける）Ｔ
ＲＭデータが、ＴＲＭデータレジスタ１２の保持データ
と一致しなくなると、即ちＴＲＭデータが変化すると、
比較回路１４は有効なデータマツチ信号１５の出力を停
止する。これにより、ＴＲＭ制御回路１６におけるアド
レスカウントアツプ禁止状態が解除され、ＴＲＭアドレ
ス１７がカウントアツプされる。同時にＴＲＭ制御回路
１６からＴＲＭデータレジスタ１２にロード信号１３が
出力され、現在のＴＲＭデータ（変化したＴＲＭデータ
）がＴＲＭデータレジスタ１２に新たに保持される。

そして、この新たにＴＲＭデータレジスタ１２に保持さ
れたデータと次のＴＲＭデータとが比較回路１４におい
て比較される。以後、上記の動作が繰返される。

［発明の効果］以上詳述したようにこの発明によれば、トレース対象デ
ータが変化した場合だけ、トレース動作が行われて対応
するトレース対象データがトレースメモリに格納される
ので、自番地ループやマイクロ命令が取出せない状態に
陥った場合等において同一のトレースデータがトレース
メモリの連続領域に不要に格納される虞がなくなり、マ
イクロ命令サイクル毎に無条件でトレースを行う従来方
式（第１の従来方式）に比べてトレースメモリの領域を
有効に利用できる。しかもこの発明によれば、連続モー
ドでのトレースデータも確実にトレースできるので、マ
イクロ命令のアドレスが不連続で変化した場合（分岐等
により発生）だけトレースを行う従来方式（第２の従来
方式）より有効なトレースが可能となる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック構成図であ
る。１１・・・トレースメモリ（ＴＲＭ）　、１２・・・レ
ジスタ（ＴＲＭデータレジスタ）１４・・・比較回路、１６・・・トレースメモリ制御回路（ＴＲＭ制御回路）

Claims

【特許請求の範囲】トレース対象データをトレースメモリデータとして順次
格納するためのトレースメモリ手段と、上記トレースメ
モリ手段のアドレスが変化した場合にトレース対象デー
タを保持するためのレジスタ手段と、このレジスタ手段の保持データと現在のトレース対象デ
ータとを比較して一致を検出するための比較手段と、上記トレースメモリ手段のアドレスを順次更新し、上記
比較手段の一致検出に応じてこのアドレス更新を一時停
止する制御手段と、を具備し、上記レジスタ手段の保持データとトレース対
象データとが一致している間は上記アドレス更新を停止
し、同トレース対象データが変化した場合のみ同トレー
ス対象データを上記トレースメモリに格納するようにし
たことを特徴とするトレース制御方式。