JPH0385909A

JPH0385909A - 所定の入力インピーダンス及び種々の相互コンダクタンスを有する電圧電流増幅回路

Info

Publication number: JPH0385909A
Application number: JP2215126A
Authority: JP
Inventors: Philippe Perroud; ペローフィリップ; Jean-Luc Jaffard; ジャンール　ジャファル
Original assignee: SGS Thomson Microelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 1989-08-16
Filing date: 1990-08-16
Publication date: 1991-04-11
Anticipated expiration: 2014-02-24
Also published as: FR2651074B1; FR2651074A1; US5045803A; DE69004032T2; JP2861325B2; KR910005553A; EP0413643A1; DE69004032D1; EP0413643B1; USRE35305E

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（発明の背景）この発明は、出力に電流を供給する電圧増幅回路に関し
、特に種々の特性を有するビデオ・テープ・レコー・ダ
のヘッドを制御するように設計された増幅回路に関する
。

いくつかのビデオ・テープ・レコーダ（ＶＴＲ）は４つ
のヘッド、即ち「通常時間」モード用に２つのヘッド、
及び「長時間」モード用に２つのへ・ソド）を備えてい
る。これら４つのヘッドは書込み及び読出しの両方に用
いられる。動作において、選択モードに関連した二つの
ヘッドが交互に磁気テープ上に書込み又は読出しをする
。

記録時は信号プロセッサから、記録するように設計され
た電圧信号が増幅回路に印加され、ＶＴＲのヘッドに接
続された出力からから電流が供給される。

このような増幅回路では、出力電流と入力電圧この間の
比である相互スコンタクタンスを正しく最適化するよう
に決定して、最適記録品質を得るようにしている。また
、入力インピーダンスを正確に決定してインピーダンス
を十分に整合させる努力もなきれている。

これらの２条件に適合するシングル・ヘッド増幅回路は
、ＩＣＣＦダイジェスト１９８８年に記載きれており、
第１図に示されている。結合コンデンサＣがシングル・
ヘッド増幅回路の入力端子Ｅに接続され、高周波信号の
みが伝達亦れる。差動増幅器りはその第１の入力Ｄ１を
抵抗Ｒ３を介１７て結合コンデンサＣに接続し、その出
力Ｄ３をＮＰＮ　）−ランジスタのベースに接続１ツ、
ＮＰＮ　）−ランジスタのコレクタを出力端子Ｓに接続
し、次いでｍ力端子ＳをＶＴＲのヘッド１に接続しでい
る。増幅器Ａの入力は、第１に抵抗Ｒ１を介してＨラン
ジスタＴのエミッタに接続され、第２に保護抵抗Ｒを介
して接地されている。増幅器Ａの出力は差動増幅器りの
第２の入力０２に接続きれている。抵抗Ｒ２は差動増幅
器Ｄｔｌ・ランジスタＴのエミッタこの間に接続されて
いる。

この回路の相互コンダクタンスは、増幅器Ａのゲインが
Ｒ３／（Ｒ２＋　Ｒ３）のこきは、Ｔｒ＝　（Ｒ１＋Ｒ
２）／Ｒｔ＋Ｒ３）　　　　　（ｕ）と表わされる。

この相互コンダクタンスを最適化するために、例えばＲ
１＝１００．Ｒ２＝ＩＫΩ及びＲ３＝１．５にΩに設定
される。更に、抵抗Ｒ１，Ｒ２及びＲ３は、相互コンダ
クタンスこ共に高精度に設定するために、外付けされ、
集積化されでいない。この回路の場合の保護抵抗Ｒは、
集積化された精度の低いものであり、その値が相互コン
ダクタンスの値に影響を与えることはない。

この回路の入力インピーダンスはＲ３に等しい。

異なる特性の２ヘツドのうちの一つについて制御するこ
ヒが可能な増幅回路を実現する方法は、第１に共通の入
力端子及び結合コンデンサを有し、第２に共通の保護抵
抗Ｒ及び抵抗Ｒ１を有し、第１図の増幅回路に類似した
２つの基本回路を得るここである。差動増幅器及びトラ
ンジスタは２つの基本回路で同一である。増幅器Ａは、
基本回路のうちの第１のものが増幅器Ａ１であり、第２
の６のが増幅器Ａ２となる。これらの増幅器Ａ１及びＡ
２の入力は互いに接続されでいる。２つの回路の出力は
それぞれ別のヘッドに接続されている。

第１図において点線により示すスイッチに１が各基本回
路に付加されている。スイッチに１はトランジスタＴの
ベースと接地との間に接続され、スイッチ・オンのとき
に飽和する１個のトランジスタからなる。

更に、共通の結合コンデンサＣと２つの抵抗Ｒ３との間
に外部スイッチを付加してもよいが、このようなスイッ
チは高価であって、集積化もできない。他の解決方法は
、外部スイッチを、抵抗Ｒ３と各基本回路の差動増幅器
の入力Ｄ１との間に点線で示すスイッチＭにより置換す
ることである。このスイッチＭは集積化することができ
るが、接地端子を有しないので、いくつかのトランジス
タ（７個のトランジスタ）からなる回路により構成する
必要がある。

ヘッドのうちの一つにより書き込むときは、スイッチＭ
をオンにし、選択したヘッドに対応する回路のスイッチ
に１をオフにし、かつ不活性状態にする回路のスイッチ
を逆の位置に設定する。スイッチに１をオンにすると、
トランジスタＴのベースが接地されるので、電流がトラ
ンジスタＴを介して流れなくなる。

２つの抵抗Ｒ３が第１図のうちの一つと同一であり、い
ずれかの準基本回路が不活性状態となるときは、依然と
して入力インピーダンスがＲ３／２に等しいことになる
。

増幅器Ａ１を有する基本回路では抵抗Ｒ２ａ　、また他
の基本回路では抵抗Ｒ２の代わりの別の抵抗Ｒ２ａとし
、増幅器ＡＩ及びＡ２がそれぞれＲ３／　（Ｒ２Ｂ＋Ｒ
３）及びＲ３／　（Ｒ２Ｂ＋Ｒ３）を選択したときは、
独立した２つのＲの相互コンダクタンスが得られる。

Ｔｒａ＝（Ｒ１＋Ｒ２ａ）　／　（Ｒ１＋Ｒ３）Ｔｒｂ
＝（Ｒ１＋Ｒ２ｂ）／（Ｒ１＋Ｒ３）しかし、抵抗Ｒ２
ａ　、　Ｒ２ｂ及びＲ３は外付けとなっているので、ス
イッチＭを設けることは、各基本回路に付加的なパッド
を備えることである。従って、抵抗Ｒ３と集積回路との
間のパッドと、集積回路と差動増幅器りの入力Ｄ１に接
続されている抵抗Ｒ２ａ　（Ｒ２ｂ）の端子との間のパ
ッドとを備える必要がある。スイッチＭがなければ、抵
抗Ｒ３及びＲ３を互いに接続し、入力Ｄ１に接続するた
めに一つのパッドを必要とするものであった。

従って、この発明の目的は、付加的なパッドを必要とす
ることなく、所定の入力インピーダンスを有し、相互コ
ンダクタンスを異にした増幅回路を提供することにある
。

この発明の他の目的は、トランジスタ数の少ない増幅回
路を提供することにある。

（発明の概要）これらの目的を達成するために、この発明は、入力端子
と第１及び第２の準基本回路を形式している第１及び第
２の出力端子との間に接続され、第１及び第２の準基本
回路を有する電圧電流増幅回路を提供することにある。

前記第１及び第２の準基本回路のそれぞれは、第１の抵
抗を介して前記入力端子に第１の入力を接続した第１の
差動増幅器と、前記差動増幅器の出力にベースを接続し
たトランジスタと、前記トランジスタのベースと接地と
の間に接続された第１のスイッチとを備えている。

更に、前記第１の準基本回路は、前記差動増幅器の第２
の入力に出力を接続した第２の増幅器と、前記トランジ
スタのエミッタと前記差動増幅器の第１入力との間に接
続された第２の抵抗とを備えている。

更に、前記第２の準基本回路は、前記差動増幅器の第２
の入力に接続した出力を第３の増幅器と、前記トランジ
スタの工夫ツタと前記差動増幅器の第１入力との間に接
続された第３の抵抗とを備えている。

前記第１及び第２の準基本回路におけるトランジスタの
コレクタは、それぞれ前記第１及び第２の出力端子に接
続される。前記第１及び第２の増幅器の入力は、第１に
共通する第４の抵抗を介して接地され、第２に共通の第
５の抵抗を介して２つの前記トランジスタのエミッタに
接続されている。各準基本回路は、更に前記差動増幅器
の第１入力と接地との間に接続された第２のスイッチを
備えている。この第２のスイッチはスイッチ・オンのと
きに飽和する一つのトランジスタを備えている。

この発明の以上の目的、他の目的、特徴、及び効果は、
以下、添付する図面に示す好ましい実施例の詳細な説明
から明らかとなる。

（実施例）第２図は端子Ｅと、この発明による出力端子Ｓ１又はＢ
２この間に接続された電圧電流増幅回路を示し、異なる
特性を有する２つのヘッドが出力端子Ｓ１又はＢ２に接
続されている。２つの準基本回路Ｂ１及びＢ２は、抵抗
Ｒ３を介して結合コンデンサＣの端子に入力ＤＩを接続
し、当該回路の入力Ｅに出力端子を接続した差動増幅器
りを備えている。各準基本囲路Ｂ１及びＢ２は、ベース
を差動増幅器りの出力Ｄ３に接続しているトランジスタ
Ｔと、前記トランジスタＴのベースこ接地この間に接続
され、スイッチ・オンのこきに飽和状態に設定される一
つのトランジスタからなるスイッチに１とを備えている
。

更に、準基本回路Ｂ１及びＢ２は、それぞれ出力を対応
する差動増幅器りの第２の入力Ｄ２に接続された増幅器
Ａｌ、　Ａ２を備えている。更に、準基本回路Ｂ１及び
Ｂ２はそれぞれ対応するトランジスタのエミッタと、対
応する差動増幅器りの第１の入力Ｄ１との間に接続され
ている抵抗Ｒ２ａ　、　Ｒ２ｂを備えている。

準基本回路Ｂ１及びＢ２におけるトランジスタＴのコレ
クタは、それぞれ出力端子Ｓ１、Ｂ２に接続されている
。増幅器Ａ１、Ａ２の入力は第１に共通の保護抵抗Ｒを
介して接地され、第２に共通の抵抗Ｒ１を介して２つの
トランジスタＴの工よツタに接続されている。

２つの準基本回路Ｂ１及びＢ２は、差動増幅器ＤＭ接地
この間に接続され、スイッチ・オンのとぎに飽和状態に
設定される一つのトランジスタからなるスイッチに２を
備えている。

第２図においては、準基本回路Ｂ２のスイッチに１及び
に２がスイッチ・オンとなる。従って、トランジスタＴ
のベースは接地きれ、トランジスタＴを介して電流が流
れない。しかし、準基本回路Ｂ１のスイッチに１及びに
２はスイッチ・オフとなる。この構造は活性な準基本回
路Ｂ１及び不活性な準基本回路Ｂ２に対応している。

この場合に、保護抵抗Ｒ及び抵抗Ｒ１の直列接続は抵抗
ＲＺｂ　Ｍ平列である。これらの抵抗は、例えば次の値
を有する。即ち、Ｒ＝１Ω、Ｒ１＝１０　Ｑ。

Ｒ２ｂ＝ＩＫΩである。その場合、等価な抵抗はほぼＲ
＋Ｒ１に等しい。従って、増幅器Ａ１のゲインがＲ４／
　（Ｒ２ａ＋Ｒ４）に等しいとすると、準基本回路Ｂ１
についての相互コンダクタンスＴｒｉは、式（１）の抵
抗Ｒ２を抵抗Ｒ２ａにより置換するここにより得られる
。

Ｔｒｌ＝（Ｒ１＋Ｒ２ａ）　／　（Ｒ１＋Ｒ４）しかし
、増幅回路の入力インピーダンスは、準基本回路Ｂ１の
抵抗Ｒ４と抵抗Ｒ３との間を対応させ、並列に準基本回
路Ｂ２の抵抗Ｒ４を付加するすることにより、第１図の
回路から導き出すことができる。

両抵抗Ｒ４を同一値にすると、入力インピーダンスはＲ
４／２こなる。

準基本回路Ｂ２を活性にし、準基本回路Ｂｌを不活性に
するときは、準基本回路Ｂ１のスイッチに１及びに２を
スイッチ・オンし、準基本回路Ｂ２のスイッチに１及び
に２をスイッチ・オフにする。増幅器Ａ２のゲインがＲ
４／　（Ｒ２ｂ＋Ｒ４）に等しいとすると、準基本回路
Ｂ２に関連される相互コンダクタンスは、Ｔｒ２＝　（
Ｒ１＋Ｒ２ｂ）　／　（Ｒ１＋Ｒ４）となる。

入力インピーダンスはＲ４／２のままである。

従って、この増幅回路は、抵抗Ｒ２ａ及びＲ２ｂを適正
に選択することによって、各ヘッドについて最適化した
異なる２つの相互コンダクタンスを与える。これら２つ
の相互コンダクタンスは集積化された保護抵抗Ｒに依存
しておらず、抵抗Ｒ１，Ｒ２ａ、Ｒ２ｂ及びＲ４を選択
することにより正確に決定することができる。

また、入力インピーダンスも決定され、Ｒ４／２に等し
い、　Ｒ４・２×Ｒ３を選択して第１図の回路の入力イ
ンピーダンスを得ることもできる。

各スイッチに２を形成している一つのトランジスタは、
集積化されてもよい。その実現には、第１に、関連する
差動増幅器の入力に直接接続し、続いこれを集積化し、
第２に接地されるので、付加的なパッドは必要でない。

更に、一つのトランジスタからなる２つのスイッチが７
つのトランジスタを備えた２つのスイッチを置換するの
で、第２図の回路におけるトランジスタ数を減少させる
ことができる。

【図面の簡単な説明】

第１図は従来技術による単出力増幅回路を示す回路図、第２図はこの発明による２出力増幅回路を示す回路図で
ある。ＡＩ、Ａ２・・・増幅器、　　Ｂ１．Ｂ２・・・準基本
回路、Ｄ・・・差動増幅器、　　Ｋｌ、に２・・・スイ
ッチ、Ｒ，Ｒ１，Ｒ２，Ｒ２ａ　、Ｒ２ｂ、Ｒ４・・・
抵抗、Ｔ・・・　トランジスタ。

Claims

【特許請求の範囲】

（１）端子（Ｅ）と第１又は第２の出力端子（Ｓ１、Ｓ
２）との間に接続され、第１及び第２の準基本回路（Ｂ
１、Ｂ２）を有する電圧電流増幅回路において、前記第
１及び第２の準基本回路のそれぞれは、前記準基本回路
の入力端子に第１の抵抗（Ｒ４）を介して第１の入力（
Ｄ１）を接続した第１の差動増幅器と、前記差動増幅器の出力（Ｄ３）にベースを接続したトラ
ンジスタ（Ｔ）と、前記トランジスタのベースと接地との間に接続された第
１のスイッチ（Ｋ１）とを備え、更に前記第１の準基本
回路は、前記差動増幅器の第２の入力（Ｄ２）に出力を接続した
第２の増幅器（Ａ１）と、前記トランジスタのエミッタと前記差動増幅器の第１の
入力との間に接続した第２の抵抗（Ｒ２ａ）とを備え、更に、前記第２の準基本回路は、前記差動増幅器の第２の入力に出力を接続した第３の増
幅器（Ａ２）と、前記トランジスタのエミッタと前記差動増幅器の第１入
力との間に接続された第３の抵抗（Ｒ２ｂ）とを備え、前記第１及び第２の準基本回路におけるトランジスタの
コレクタのそれぞれを、前記第１及び第２の出力端子に
接続し、前記第２及び第３の増幅器の入力を、第１に共通の第４
の抵抗（Ｒ）を介して接地し、第２に共通の第５の抵抗
（Ｒ１）を介して前記両トランジスタのエミッタに接続
し、更に、前記第１及び第２の準基本回路のそれぞれは、前
記差動増幅器の第１入力と接地との間に接続された第２
のスイッチ（Ｋ２）を備え、前記第２のスイッチのそれ
ぞれは一つのトランジスタにより形成されていることを特徴とする電圧電流増幅回路。
（２）請求の範囲１記載の電圧電流増幅回路において、
各第１及び第２の出力端子（Ｓ１、Ｓ２）は「通常時間
」モード又は「長時間」モードに適応された異なるＶＴ
Ｒヘッドに接続されていることを特徴とする電圧電流増幅回路。
（３）請求の範囲１記載の電圧電流増幅回路において、
前記第１及び第２の増幅器（Ａ１、Ａ２）のゲインはそ
れぞれＲ４／（Ｒ２ａ＋Ｒ４）及びＲ４（Ｒ２ｂ＋Ｒ４
）に等しいことを特徴とする電圧電流増幅回路。
（４）請求の範囲１記載の電圧電流増幅回路において、
各第１のスイッチ（Ｋ１）はスイッチ・オンしたときに
飽和モードに設定される一つのトランジスタにより形成
されたことを特徴とする電圧電流増幅回路。