JPH0385659A - 多重シリアル・バス通信装置 - Google Patents
多重シリアル・バス通信装置Info
- Publication number
- JPH0385659A JPH0385659A JP22144989A JP22144989A JPH0385659A JP H0385659 A JPH0385659 A JP H0385659A JP 22144989 A JP22144989 A JP 22144989A JP 22144989 A JP22144989 A JP 22144989A JP H0385659 A JPH0385659 A JP H0385659A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- slave
- master
- data
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003780 insertion Methods 0.000 claims 2
- 230000037431 insertion Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロコンピュータ間の通信に係わり、特
に複数のマイクロコンピュータでシリアル通信を行うの
に有効な多重シリアル・バス通信装置に関する。
に複数のマイクロコンピュータでシリアル通信を行うの
に有効な多重シリアル・バス通信装置に関する。
従来のマイクロコンピュータにおけるシリアル通信は、
例えば「情報・通信マイクロコンビュー夕辞典」第４１
６頁に記載のようにクロック同期型８ビツト・シリアル
・インターフェイスを使用した場合、送信と受信を同時
行うので２個のマイクロコンピュータ間での通信にしか
使用できず、多重通信を行う場合送受信を同時に行うこ
とができなかった。
例えば「情報・通信マイクロコンビュー夕辞典」第４１
６頁に記載のようにクロック同期型８ビツト・シリアル
・インターフェイスを使用した場合、送信と受信を同時
行うので２個のマイクロコンピュータ間での通信にしか
使用できず、多重通信を行う場合送受信を同時に行うこ
とができなかった。
上記従来技術では、２個のマイクロコンピュータ間でし
か使用できない問題があった。
か使用できない問題があった。
本発明の目的は、上記従来技術の問題点を解消し、２個
以上のマイクロコンピュータ間でシリアル通信をできる
ようにした多重シリアル・バス通信装置を提供すること
にある。
以上のマイクロコンピュータ間でシリアル通信をできる
ようにした多重シリアル・バス通信装置を提供すること
にある。
上記目的は、シリアル通信を制御するマスタ・マイクロ
コンピュータとマスタ／スレーブマイクロコンピュータ
からのデータを送りかえすスレーブ・マスタ・マイクロ
コンピュータを歯元、スレーブ・マイクロコンピュータ
とマスタ・マイクロコンピュータとの同期をとりマスタ
・マイクロコンピュータからスレーブ・マイクロコンピ
ュータに切り換えるための制御信号と切り換え用スイッ
チを設け、上記メイン・マイクロコンピュータで制御す
ることによりシリアル多重通信可能な状態に構成するこ
とにより達成される。
コンピュータとマスタ／スレーブマイクロコンピュータ
からのデータを送りかえすスレーブ・マスタ・マイクロ
コンピュータを歯元、スレーブ・マイクロコンピュータ
とマスタ・マイクロコンピュータとの同期をとりマスタ
・マイクロコンピュータからスレーブ・マイクロコンピ
ュータに切り換えるための制御信号と切り換え用スイッ
チを設け、上記メイン・マイクロコンピュータで制御す
ることによりシリアル多重通信可能な状態に構成するこ
とにより達成される。
マスタ・マイクロコンピュータは、シリアル転送時クロ
ックとデータをスレーブに対し出力する、スレーブ・マ
スタ・マイクロコンピュータはこのクロックに同期して
データをマスタ・マイクロコンピュータに対し送信する
。マスク・マイクロプロセッサはデータを出力し終わる
とマスタ／スレーブ切り換え信号をスレーブ側に切り換
える。スレーブ・マイクロコンピュータはこの切り換え
信号で判断しデータを出力し始める。マスク・マイクロ
・コンピュータは、あらかじめ定義しておいたクロック
を出力し終わると他のスレーブ・マイクロコンピュータ
に信号を切り換える。
ックとデータをスレーブに対し出力する、スレーブ・マ
スタ・マイクロコンピュータはこのクロックに同期して
データをマスタ・マイクロコンピュータに対し送信する
。マスク・マイクロプロセッサはデータを出力し終わる
とマスタ／スレーブ切り換え信号をスレーブ側に切り換
える。スレーブ・マイクロコンピュータはこの切り換え
信号で判断しデータを出力し始める。マスク・マイクロ
・コンピュータは、あらかじめ定義しておいたクロック
を出力し終わると他のスレーブ・マイクロコンピュータ
に信号を切り換える。
各マイクロコンピュータは、工入力しかできないので、
スレーブ・マスク・マイクロコンピユー・ ４ りは、マスタ／スレーブ・マイクロコンピュータからの
データを受信するとそのデータをマスタ・マイクロコン
ピュータに対しデータを送り返すことにより全てのマイ
クロコンピュータがデータを入力できるようにし通信を
行う。
スレーブ・マスク・マイクロコンピユー・ ４ りは、マスタ／スレーブ・マイクロコンピュータからの
データを受信するとそのデータをマスタ・マイクロコン
ピュータに対しデータを送り返すことにより全てのマイ
クロコンピュータがデータを入力できるようにし通信を
行う。
以下、本発明の実施例を図面を参照して説明する。
第１図は、本発明による多重シリアル・バス通信装置の
一実施例を説明するブロック図であり、本発明を３個の
マイクロコンピュータに適用した例を示す。
一実施例を説明するブロック図であり、本発明を３個の
マイクロコンピュータに適用した例を示す。
同図において、１はマスタ・マイクロコンピュータ、２
はスレーブ・マスタ・マイクロコンピュータ、３はスレ
ーブ・マイクロコンピュータ、４はクロック、５はスレ
ーブ・マスク・データ、６はスレーブ／マスタ・データ
、７はマスタデータ、８はマスタ／スレーブ切り換え信
号、９はスレーブデータ、１０はマスタ／スレーブデー
タ切り換えスイッチである。
はスレーブ・マスタ・マイクロコンピュータ、３はスレ
ーブ・マイクロコンピュータ、４はクロック、５はスレ
ーブ・マスク・データ、６はスレーブ／マスタ・データ
、７はマスタデータ、８はマスタ／スレーブ切り換え信
号、９はスレーブデータ、１０はマスタ／スレーブデー
タ切り換えスイッチである。
第２図（、）〜（ｆ）は、本発明による多重シリアル・
バス通信装置の一実施例を説明するタイミングチャート
図である。
バス通信装置の一実施例を説明するタイミングチャート
図である。
同図において、ｌはクロック、２はマスタデータ、３は
スレーブ・マスク・データ、４はマスタ／スレーブ切り
換え信号、５はスレーブ・データ、６はマスタ／スレー
ブ・データである。
スレーブ・マスク・データ、４はマスタ／スレーブ切り
換え信号、５はスレーブ・データ、６はマスタ／スレー
ブ・データである。
第１図のマスタ・マイクロコンピュータエは、第２図の
クロック１及びマスタ・データ２を出力しこのクロック
に同期し第１図のスレーブ・マスタ・マイクロコンピュ
ータ２が第２図のスレーブ・マスク・データ３を出力す
る。第１図のマスタ・マイクロコンピュータはデータを
出力し終わるとマスタ／スレーブ切り換え信号８により
マスタ／スレーブデータ切り換えスイッチ１０をスレー
ブ側に切り換える。切り換えた後、第１図のスレーブ・
マイクロコンピュータ３がマスタ・マイクロコンピュー
タエからの外部クロックに同期し第２図のスレーブ・デ
ータ５を出力する。出力が終了すると第２図のマスタ／
スレーブ切り換え信号をメイン側にし、第１図のマスタ
／スレーブデータ切り換えスイッチをマスク側に戻し通
信を始める。
クロック１及びマスタ・データ２を出力しこのクロック
に同期し第１図のスレーブ・マスタ・マイクロコンピュ
ータ２が第２図のスレーブ・マスク・データ３を出力す
る。第１図のマスタ・マイクロコンピュータはデータを
出力し終わるとマスタ／スレーブ切り換え信号８により
マスタ／スレーブデータ切り換えスイッチ１０をスレー
ブ側に切り換える。切り換えた後、第１図のスレーブ・
マイクロコンピュータ３がマスタ・マイクロコンピュー
タエからの外部クロックに同期し第２図のスレーブ・デ
ータ５を出力する。出力が終了すると第２図のマスタ／
スレーブ切り換え信号をメイン側にし、第１図のマスタ
／スレーブデータ切り換えスイッチをマスク側に戻し通
信を始める。
第１図で、マスタ・マイクロコンピュータ１及びスレー
ブ・マイクロコンピュータ３はお互いのデータを直接入
力することができないのでスレーブ・マスタ・マイクロ
コンピュータ２で受信したデータをマスタ・マイクロコ
ンピュータ１に送り返し、そのデータをマスタ・マイク
ロコンピュータ１及びスレーブ・マイクロコンピュータ
３が入力することで各マイクロコンピュータ間の通信を
可能としている。
ブ・マイクロコンピュータ３はお互いのデータを直接入
力することができないのでスレーブ・マスタ・マイクロ
コンピュータ２で受信したデータをマスタ・マイクロコ
ンピュータ１に送り返し、そのデータをマスタ・マイク
ロコンピュータ１及びスレーブ・マイクロコンピュータ
３が入力することで各マイクロコンピュータ間の通信を
可能としている。
本発明によれば、工系統のシリアル・インターフェイス
しか持たないマイクロコンピュータで複数のマイクロコ
ンピュータとシリアル通信を行うことができる。
しか持たないマイクロコンピュータで複数のマイクロコ
ンピュータとシリアル通信を行うことができる。
第１図は本発明による多重シリアル・バス通信装置の一
実施例を説明するブロック図、第２図（ａ）〜（ｆ）は
通信の説明をするタイミングチャート図である。 １・・・マスタ・マイクロコンピュータ、２・・・スレ
ーブ・マスタ・マイクロコンピュータ、３・・・スレー
ブ・マスクロコンピユータ、４・・・クロック、 ５・・・スレーブ・マスク・データ、 ６・・・スレーブ／マスタデータ、 ７・・・マスク・データ、 ８・・・マスタ／スレーブ切り換え信号、９・・・スレ
ーブ・データ、 １０・・・マスタ／スレーブデータ切り換えスイッチ、
ｌ・・・クロック、 ２・・・マスタ・データ
、３・・・スレーブ・マスク・データ、 ４・・・マスタ／スレーブ切り換え信号。 ５・・・スレーブ・データ、 ６・・・マスタ／スレーブ・データ。
実施例を説明するブロック図、第２図（ａ）〜（ｆ）は
通信の説明をするタイミングチャート図である。 １・・・マスタ・マイクロコンピュータ、２・・・スレ
ーブ・マスタ・マイクロコンピュータ、３・・・スレー
ブ・マスクロコンピユータ、４・・・クロック、 ５・・・スレーブ・マスク・データ、 ６・・・スレーブ／マスタデータ、 ７・・・マスク・データ、 ８・・・マスタ／スレーブ切り換え信号、９・・・スレ
ーブ・データ、 １０・・・マスタ／スレーブデータ切り換えスイッチ、
ｌ・・・クロック、 ２・・・マスタ・データ
、３・・・スレーブ・マスク・データ、 ４・・・マスタ／スレーブ切り換え信号。 ５・・・スレーブ・データ、 ６・・・マスタ／スレーブ・データ。
Claims (1)
- 【特許請求の範囲】 １、１系統のシリアル・インターフェイスしか持たない
マイクロンピュータで複数のマイクロコンピュータとシ
リアル通信を行うシリアル・バスにおいて、シリアル・
クロックを出力するマスター・マイクロコンピュータと
外部クロックで動作するスレーブ・マイクロコンピュー
タでシリアル・バスを構成し、マスタ・マイクロコンピ
ータ、スレーブ・マイクロコンピュータからのデータを
受信しマスタ・マイクロコンピュータに受信したデータ
を送り返すスレーブ・メイン・マイコンを設け、各スレ
ーブマイクロコンピュータからのデータ挿入の同期をと
りマスタ・マイクロコンピュータからスレーブ・マイク
ロコンピュータに切り換えるための制御信号と切り換え
用スイッチを設けたことを特徴とする多重シリアル・バ
ス通信装置。 ２、請求項１において、マスター・マイコン、スレーブ
・マイクロコンピュータからのデータをスレーブ・メイ
ン・マイクロコンピュータで受信したデータを送り返す
機能を設けた多重シリアル・バス通信装置。 ３、請求項１において、スレーブ・マイクロコンピュー
タからのデータ挿入の同期をとりマスタ・マイクロコン
ピュータからスレーブ・マイクロコンピュータに切り換
えるための制御信号と切り換え用スイッチを設けた多重
シリアル・バス通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22144989A JPH0385659A (ja) | 1989-08-30 | 1989-08-30 | 多重シリアル・バス通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22144989A JPH0385659A (ja) | 1989-08-30 | 1989-08-30 | 多重シリアル・バス通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0385659A true JPH0385659A (ja) | 1991-04-10 |
Family
ID=16766910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22144989A Pending JPH0385659A (ja) | 1989-08-30 | 1989-08-30 | 多重シリアル・バス通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0385659A (ja) |
-
1989
- 1989-08-30 JP JP22144989A patent/JPH0385659A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0081961A3 (en) | Synchronous data bus system with automatically variable data rate | |
| MY118231A (en) | Multi-protocol data bus system | |
| JPH05219090A (ja) | ハイアラーキネットワーク管理システム及び該システム用コンセントレータ並びに当該ネットワーク要素 | |
| CA2007644A1 (en) | Common bus control method | |
| JPH0385659A (ja) | 多重シリアル・バス通信装置 | |
| GB2281475A (en) | Digital switching system interconnecting buses with incompatible protocols | |
| JPS58164360A (ja) | デ−タ通信装置 | |
| JPH0916517A (ja) | バスインタフェース | |
| JP2893897B2 (ja) | シリアル入出力装置 | |
| JPS63237157A (ja) | デ−タ処理システム | |
| JPS62131641A (ja) | 同時通信方式 | |
| JP2000132506A (ja) | 通信装置 | |
| JPH01204169A (ja) | バス転送制御方式 | |
| JPS60137198A (ja) | 時分割光交換機の同期通信方式 | |
| JPH0561823B2 (ja) | ||
| JPS6145649A (ja) | 回線多重型ル−プ状ネツトワ−クに於けるマルチドロツプ通信方式 | |
| JPS61121151A (ja) | デ−タ転送制御方式 | |
| JPS61131057A (ja) | シリアルｉ／ｏ方式 | |
| JPS6316780B2 (ja) | ||
| JPH01152843A (ja) | データ伝送方式 | |
| JPH0225963A (ja) | プロセッサ間通信方式 | |
| JPH01117538A (ja) | 従属同期形の通信方式 | |
| JPS63237158A (ja) | デ−タ処理システム | |
| JPH03191455A (ja) | 従属同期制御方法および装置 | |
| JPS61163740A (ja) | 時分割多重通信装置 |